随着通讯技术的快速发展,SERDES接口以其传输速率高、抗干扰能力强、功耗低等优点,迅速成为传输接口发展的主流。8B/10B SERDES作为其中的一种重要结构,对其关键电路的研究和设计一直是研究热点。其中时钟与数据恢复电路和串并转换电路作为8B/10B SERDES解串器中的重要组成部分,其性能的好坏直接影响到信号的传输质量。本文根据8B/10B SERDES的结构特点,详细分析了SERDES和解串器工作原理,在此基础上,确定了解串器的整体架构,并设计了用于解串器环路中的时钟与数据恢复电路和串并转换电路。在对时钟与数据恢复电路的设计中,基于相位插值的结构,分别设计了：鉴相器,用于相位检测；投票表决电路,用于相位判决和数字滤波；移位寄存器,用于输出相位插值控制字；相位插值器,用于对两相时钟进行插值操作。整体电路采用全数字实现的方式,相位抖动小,易于实现,保证了时钟与数据的正确恢复。在串并转换电路的设计中,分别设计了树状结构和移位寄存结构的串并转换电路,可以分别实现1路至2路和1路至5路的数据转换,保证了串行数据到并行数据的正确转换。本文在1.2V的电源电压下,基于SMIC 65nm CMOS工艺对电路进行了设计,并使用Cadence公司的Spectre软件对电路进行了仿真,结果表明：所设计的基于相位插值结构的时钟与数据恢复电路能够正确完成相位检测与判决,对时钟进行插值操作等功能,在时钟频率为2.5GHz时,平均插值步长为7.1ps,能够用于时钟与数据恢复；所设计的串并转换电路在串行传输速率为2.5Gbps时,能够正确实现1路串行数据到10路并行数据的转换,满足解串器中串并转换的需要。