频率合成器是现代电子系统的心脏，在通信、雷达、电子对抗、导航、卫星广播、数字电视、遥控遥测、仪器仪表等许多领域中得到了广泛的应用。随着电子通讯技术的迅速发展，各类通讯收发信机不得不面对电磁频谱密度日益拥挤的问题，这对频率合成器的要求越来越高，包括频率精度、频率稳定度、相位噪声、频率转换时间、频率分辨率、工作带宽、体积、功耗以及价格等多种指标都提出了更高的要求。数字锁相环（DPLL）是以授时GPS接收机输出频率为参考，以恒温晶体振荡器（OCXO）为被控对象的全数字式闭环反馈控制系统，通过跟踪GPS卫星信号的频率长期稳定度来补偿OCXO的老化和漂移，从而实现高稳定度的频率输出，锁定以后的DPLL输出频率稳定度能够达到10^-10～10^-12。与传统的模拟锁相环类似，DPLL是由数字鉴相器、数字环路滤波器、DAC和压控振荡器构成。DPLL是闭环自动控制系统，通过建立数学模型，从而计算出合理环路参数，最终达到稳定输出。由于OCXO输出频率固定，不能满足频率捷变、相位可调等要求，以锁定以后的DPLL频率输出作为直接数字频率合成器（DDS）的参考，就能够实现高精度、高稳定度、低相噪的多路频率输出。本课题是基于DPLL和DDS的高稳频综理论研究的基础上提出了具体的实现方案，它不需要添加和维护额外的高精度时钟基准，具有精度高、稳定度好、结构简单、成本低廉、易于实现等优点，通过仿真和实际测试，各项指标都能达到系统的要求。