随着大规模集成电路(VLSI)的发展，智能芯片的尺寸越来越小，而信号的速度却越来越快，使得电路中互连线路对电路的影响越来越明显，比如延迟、串扰等。这些影响如果在电路设计时没有予以准确的估计，将会对电路的性能产生很大的影响，甚至难以正确地实现电路的功能。所以，人们对传输线的时域响应分析作了大量的工作。目前对传输线的研究有两类方法，即时域法和频域法。本文在前人研究的基础上，从时域方法入手，重点研究了微分求积(DQ)方法，将已有的DQ方法与时域的改进节点法结合起来，建立了一个普遍适用的模型，这种模型能对大规模的含有传输线的电路进行分析，方法有效，适用面更广。同时，还对关于传输线延迟的几种RC树模型进行了比较分析，并提出了一种新的Euler方法，仿真表明，这种方法速度更快，效率更高。