不论是在硅基片上系统(SoC)还是在封装系统(SiP)中,射频集成无源器件都在其中扮演着十分重要的作用。在过去的十几年中,射频集成系统中的新型无源器件以及各种无源器件的模型建立吸引着研究者们的极大的兴趣与广泛的关注。射频集成无源器件的工作特性在很大程度上对于整个系统的性能有着决定性的影响,螺旋电感和变压器的品质因数就是一个典型的例子。随着日益提高的工作频率,射频设计中的各种寄生效应与衬底、导体中的损耗特性都严重地困扰着研究者们。尽管目前的全波电磁仿真软件变得越来越完善,然而在对于实际问题中可能遇到的大规模系统进行电磁分析仍然十分费时。而且它们也无法为设计者们提供对系统中的寄生效应具有指导意义的认识和具有直观物理含义的电路解释。基于混合势积分方程(MPIE)的部分等效电路算法(PEEC)通过将电路的布局设计(Layout)转化为包含有电阻、电感、电容的集总电路网络,而被广泛的用于集成无源器件的建模。然而,通过部分等效电路算法产生的集总器件网络往往具有数量十分巨大的节点数和器件数目。这样就使得传统的SPICE电路仿真器会花费大量的时间来得到电路网络的时域或者频域响应。此外,设计者们也很难从如此庞大的电路网络中获得电路的主要物理特性。因此,研究者们一直在寻找能够有效进行模型降阶(MOR)的方法,从而大大缩短电路分析的时间。模型降阶的研究往往被分为2个方面。一方面是从系统的观点出发,通过对系统传输函数特性的分析来获得降阶的方法;另一方面,人们一直尝试通过直观的物理的直觉找到更加合适的电路表征形式。本文主要研究了以下3个方面的内容:(1)基于levenberg-marquardt算法得到的离散实镜像用于计算准静态下的多层介质的的格林函数;(2)采用包括各种损耗机理的部分元等效电路算法(PEEC)分析一些典型的硅基片上无源器件的频变特性;(3)将DPEC模型用于大型电路网络的模型缩阶。基于统一的复电感、复电容的定义,DPEC模型在保留原有网络的频域响应的同时,大大简化了原有复杂的电路模型。通过对一些典型的硅基片上无源器件(包括了共平面波导(CPW)、单层与多层螺旋电感)的PEEC建模与模型缩阶,我们验证了DPEC模型的可行性与有效性。通过与实验测试数据的比较,我们可以看到DPEC模型的频域响应,包括S参数和电感,变压器的品质因数,都与实验结果吻合的较好。这些结果的比较进一步证实了DPEC模型能够用十分简单的电路模型有效地反映出集成无源器件的基本特性。