高速模数转换器应用广泛,特别是采样率超过500MS/s的高速模数转换器,在超宽带、硬盘读通道以及数字示波器中都有应用。例如,在超宽带系统中,需要采样率为1GS/s、分辨率为5-6bit的模数转换器；在硬盘读通道中,需要采样率超过1GS/s、分辨率6bit左右的模数转换器；在数字示波器中,需要采样率超过1GS/s、分辨率8bit左右的模数转换器。对于嵌入式应用的模数转换器,设计的关注点集中在低功耗和低电压的实现上；在高速仪器的应用中,设计的关注点集中在速度的优化上。基于上述的研究背景,本文研究了折叠内插模数转换器的速度优化方法和低功耗低电压设计方法。在速度优化方面的主要工作包括：(1)提出级间流水线结构,从而缩短折叠内插模数转换器模拟预处理的关键路径,提高采样速率；流水线级间采样开关采用双二极管栅压自举开关,其面积比传统栅压自举开关要小,适用于大规模采样开关阵列中。(2)提出级联失调平均,把失调平均电阻的位置由预放大器阵列的输出端变换到每一级折叠放大器的输出端,从而降低了预放大器阵列与折叠放大器阵列之间的连线复杂度,有助于减小模数转换器模拟预处理的时间。在低功耗低电压设计方面的主要工作包括：(1)提出粗细子转换器联合编码的方法,以简化粗子转换器的硬件开销,有利于优化模数转换器的功耗。(2)提出轨到轨输入预放大器,提高预放大器的输入信号幅度,有利于克服低电源电压下失调电压对模数转换器的影响。(3)通过优化各级折叠放大器的负载电阻比,使级联折叠放大器的增益带宽积最大。(4)提出输入连接改进的有源内插放大器,通过改变输入连接顺序提高低电源电压下有源内插放大器的线性度。(5)提出了带有冗余重置开关的比较器,减小比较器的动态失调电压。根据论文所提出的速度优化和低功耗低电压设计方法,基于0.13μm、1.2V/2.5V、单层多晶、八层金属混合信号CMOS工艺实现了两个设计案例：(1)实现了一个600MS/s 6bit折叠内插模数转换器,并以该模数转换器为通道转换器,实现了一个1GS/s 6bit双通道时间交错折叠内插模数转换器,该模数转换器符合MB-OFDM UWB的应用要求。(2)实现了一个1GS/s 8bit级间流水线折叠内插模数转换器,该模数转换器符合数字示波器的应用要求。测试结果表明：(1)以600MS/s 6bit折叠内插模数转换器的结构为通道转换器的1 GS/s 6bit双通道时间交错折叠内插模数转换器的DNL和INL分别是0.57LSB和0.81LSB；输入信号的频率为1MHz时,ENOB为5.18bit；输入信号的频率为500MHz时,ENOB为4.8bit。当芯片工作在1GS/s采样率时,整体功耗为66mW, FoM为1.75pJ/convstep,与2001至2007年发表的,分辨率6bit采样率1GS/s左右的模数转换器相比,该模数转换器的FoM值是第二优的。芯片的有效面积为0.45mm2。(2)1GS/s 8bit级间流水线折叠内插模数转换器的DNL和INL分别是0.76LSB和2.46LSB；输入信号的频率为2.4MHz时,ENOB为6.61bit；输入信号的频率为400MHz时,ENOB为6.13bit。当芯片工作在1GS/s采样率时,整体功耗为110mW,FoM为1.26pJ/convstep。芯片的有效面积为0.32mm2。1GS/s的采样率是至今为止发表的单通道折叠内插模数转换器中最高的。