随着科学技术的飞速发展,计算机网络、电信网络和有线电视网络正在逐步融合,三网合一是必然趋势,CTI( Computer Telephony Integration)就是典型例证。信息传输需要在同步环境下进行,码速调整技术和帧调整技术是创造同步环境经常采用的两种技术。在干线(群)传输中采用码速调整技术来创造同步环境是目前国际公认的比较好的方法。码速调整技术只能跟踪漂移,但是它不能消除码流原有的漂移,甚至还给参与复接/分接的码流引入新的漂移。在数字交换网中,通常的信道交换是以话路为单位。来自四面八方的各种群码流分成话路进行交换,然后再复接成新的群流向四面八方,不能再允许各个数字流带有不同的漂移。所以,实现交换复接的前提是消除各话路数字流的漂移;与本地时钟建立同步;并于本地帧定位信号建立确定的相位关系。这时,码速调整技术不再适用,由帧调整技术取而代之。帧调整器通常设置在群传输线路与数字交换机之间,即设置在交换网络的各个网络节点的入口处。只要节点之间群传输存在漂移,那么就需要这种帧调整器。帧调整器用本地时钟替代输入码流时钟以实现比特同步;以滑动方式消除输入码流的抖动和漂移;利用帧延时调整把所有方向的输入码流与本地时序实现帧同步;除了成帧的滑动以外,不再丢失传输信息。本文提出的E1/ CT-BUS帧调整器芯片的FPGA(Field Programmable Gate Array)设计方案内既包括了完整的E1帧调整器,而且还有E1/ CT-BUS复接功能,同时<WP=3>提供E1时钟提取和平滑。对于时钟部分作少许修改便可以用于Sc-BUS或MVIP/H-MVIP等场合。在CTI领域应用很广,尤其适合于从传输到交换连接。如果外围增加微控制器与之配合又可实现大规模的时隙交换,在语音应用方面又有非常广阔的应用前景。该芯片FPGA设计方案采用自顶向下法,其文本设计文件采用Verilog HDL语言描述,经逻辑综合布局布线以及仿真等完成设计。