运算放大器广泛应用于各种模拟电路、数模混合电路中,而由于各自所用的目标电路不同侧重的指标也有差别。本文基于模拟集成电路基本理论与系统稳定原理,对不同结构全差分运放(fully differential operational amplifier)进行了性能指标及测试技术探讨,并研究设计了一种用于电容式加速度检测电路的高增益的两级CMOS全差分运放及其版图。首先,通过对运放开环直流增益、单位增益带宽、相位裕度和建立时间等性能指标的分析,并对比分析了几种典型的全差分运放结构,设计开发了一种CMOS全差分两级运算放大器。在核心单元研发过程中,实现了密勒补偿方案使相位裕度达到了设计要求,并提出了可微调的连续时间共模反馈结构。进而,在Cadence环境下基于IBM 0.35μm Bicmos工艺模型,对典型单元电路进行Specture模拟。该两级CMOS全差分运放的在常温5V电源及典型工艺模型(TT)下开环增益为121.8dB,单位增益带宽8.48MHz,相位裕度78.6°,功耗4.365mW。此模块采用IBM0.35μm Bicmos 4层金属布线工艺,设计实现的整体运放版图面积为220μm×180μm。结果表明,所设计的高增益CMOS全差分运放已满足并部分超出了预设指标。调试后的电路已成功应用于电容式加速度计中。