信道编码作为5G关键技术受到广泛的关注。极化码作为能够达到香农极限的编码方法,也受到了人们的广泛研究。并且最终确定为5Ge MBB场景下控制信道的编码方案。极化码从提出至今,大多研究都集中在理论层面,实现层面的研究相对较少。研究高效的编解码实现方案,对极化码的应用有十分重大的意义。本文在研究极化码编解码算法的基础上,完成了基于FPGA的极化码编解码算法硬件方案设计与实现,主要研究工作如下:本文首先针对极化码中的编解码算法进行研究,编码方面,在理解极化理论的基础上,对极化现象进行了分析。并阐述了四种常用的极化信道可靠性估计方法,总结了编码的工作流程。译码方面,对极化码的多种译码算法进行了仿真对比,包括SC、SCL、BP、CA-SCL译码算法。通过综合比较,最终确定CA-SCL译码算法为本文的译码算法方案。本文的另一研究重点是极化码基于FPGA的编解码算法实现,该部分从编码器与解码器两个功能模块进行论述。首先,对于编码器实现部分,文章从整体到子模块详细介绍了各自的设计方案,并对模块的接口及功能进行了说明。最后通过MATLAB与Modelsim相结合的仿真平台验证了编码器功能;其次,采用相同的设计思路对解码器实现部分进行研究,并对关键模块的时序流程进行了说明。最后通过ISE软件对编解码器进行了静态时序以及硬件资源消耗情况的分析。整个FPGA设计中使用了跨时钟处理以及资源共享技术,使得整体设计得到了较好的时序且硬件资源消耗合理。