论文部分内容阅读
1963年Gallager提出了 LDPC码概念,同时也引入了基于模运算的多元LDPC码。1998年,Davey和MacKay将多元LDPC码扩展到高阶的有限域GF(q)上。多元LDPC码在中短码长区域有着卓越的性能,然而过高的译码复杂度限制了它的实际应用。本文将主要对多元LDPC码的构造方案,编、解码器的实现方案以及多元LDPC码的应用进行研究。论文将介绍多元LDPC码基于消息传递的迭代译码算法,包括多元乘积求和算法(QSPA),拓展最小和算法(EMS)等,以及基于格型图的拓展最小和算法(T-EMS)。论文详细阐述这几类算法的具体译码步骤,同时结合具体的多元LDPC码码字进行仿真,分析研究参数优化的结果并综合比较不同算法的译码性能与复杂度。论文给出一种多元准循环原型图LDPC(NB-QC-PLDPC)码构造方案。首先,论文详细描述外附信息转移图(EXIT)的具体步骤并分析门限值与GF(q)阶数的关系,为构造方案提供理论依据。接着,论文给出构造方案的每个步骤,包括原型图结构的优化、移位参数的优化放置和非零元组的选择。论文通过构造具体码字对不同编码方案进行分析和比较。在极短码长kk = 96,R=0.5情形下,NB-QC-PLDPC码的性能均优于卷积码、Turbo码、WiMAX和CCSDS结构的二元LDPC码,获得了与Polar相近的性能,相较于Turbo在BLER = 10-3处约有1dB的性能增益。同时,也考虑多种码长和高码率场景,本文构造的NB-QC-PLDPC码均表现出了优异的性能。论文实现基于FPGA的异构计算平台,提出并实现具有线性编码复杂度码字的多元LDPC码编码器和全并行结构的解码器。首先,论文给出通过PCIe接口实现FPGA与CPU协同计算的实现结果,系统整体速率最高达190Mbps,可满足现有通信系统速率要求。接着,论文给出多元LDPC码编码器的设计与实现,详细阐述编码器中的关键模块的原理及实现方式,包括GF(q)乘法运算和编码过程两方面。最后,论文给出全并行的多元LDPC码解码器的设计及实现,详细描绘解码器中的若干关键模块及相应设计框图,分别为变量节点、交织节点和校验节点处理单元。论文探讨在双向中继系统的物理层网络编码方案中采用多元LDPC码译码算法,通过大量仿真验证采用多元LDPC码译码算法的优势。首先,将中继端的码字组合看作一种特殊的多元LDPC码给出了广义的联合信道译码及网络编码算法。接着,针对中继端相位异步的问题,论文提出一种符号预旋转方案。仿真结果表明,该方案充分利用多元LDPC码译码算法的纠错能力,大幅提高了最差信道相位情况下整个双向中继系统的通过率。