随着电子系统的发展,时钟频率日益提高,PCB板密度不断增加,保证传输信号的完整性已经成为高速PCB设计的一个关键因素。由于信号边沿速率的加快和工作电平的降低,信号在互连系统中的正确传输越来越难,PCB的电气参数、元器件的布局、高速信号的布线等因素,都会对信号的传输产生影响,引起信号完整性问题,甚至导致系统无法正常工作。因此,在高速PCB设计过程中,充分考虑信号完整性问题,采用正确的设计方法保证信号的正确传输成为设计成功与否的关键。高速PCB设计中,电路互连对系统信号完整性的影响主要包括反射、串扰、同步开关噪声(SSN)、电磁干扰(EMI)。本文在传输线理论的基础上,通过引入电路分析模型,对高速PCB设计中的反射、串扰、同步开关噪声的产生机理进行了分析。在理论分析的基础上,采用业界常用的高速PCB信号完整性分析软件HyperLynx以及IBIS仿真模型,通过比较仿真结果,提出了减少和消除设计中这三方面噪声的具体措施。通过对信号完整性的研究,在基于FPGA的嵌入式系统的硬件设计过程中,利用EDA软件和仿真模型,对设计中存在的反射、串扰、同步开关噪声问题进行了仿真分析与验证,保证了PCB的可靠性和稳定性。本文完成的主要工作包括:1.在传输线理论的基础上,对反射、串扰、同步开关噪声的产生机理进行了分析;2.通过仿真分析,提出了减少和消除信号完整性问题的具体措施;3.利用信号完整性分析方法,结合EDA软件和IBIS模型,完成了基于FPGA的嵌入式系统的PCB设计。