数字通信中经常采用纠错编码来纠正数据传输中可能发生的错码,以提高数据传输的可靠性.近年来,Turbo码一直是纠错编码领域的热点,它突破了最小码距的设计思想,更接近香农的随机码概念;同时,因其优异的性能,Turbo码已被确定为第三代移动通信系统(3G)中的信道编码标准.Turbo码经过几年的研究,取得了一些关键性的进展,这促进了Turbo码在实际系统中的应用,但目前仍有许多理论和应用问题需要解决.该文在对Turbo码的原理及其结构进行细致分析的基础上,深入地研究了如何实现基于FPGA的Turbo码编译码器.在系统设计中根据FPGA技术的特点,将整个系统进行功能模块分割并分别实现,合理地设置系统参数,并通过各模块之间的参数传递,使整个Turbo码编译码系统具有较大的灵活性.仿真结果表明,该系统具有良好的性能,具有一定的实用价值.该文的主要工作在于:1.从编码器、交织器、译码器结构等方面分析了Turbo码的原理,研究了Turbo码译码算法,并对各种算法作了分析比较,在此基础上,采用复杂度较低的改进型SOVA算法作为FPGA实现的译码算法.同时,针对软输出译码,结合网格编码调制(TCM)来计算编码信号序列和接收序列之间最小的平方欧氏距离.2.比较了两种实现行列交织器的方法,并着重分析了数字通信中的交织、解交织器的一种较通用方案(利用存储器实现)及其具体实现方法.该交织器运用了IP核的优点,从而减少了设计工作量,提高了设计效率,程序也相对简洁.3.给出了编解码器的硬件结构设计.在译码硬件实现过程中,不仅采用了并行处理的结构来提高译码速度,而且还提出了有利于FPGA实现的几种优化方法,如对ACS单元、乘法器单元等的优化,从而简化了译码器的结构,节约了资源消耗,在很大程度上减少了译码延时.4.就硬件实现中的几个关键问题给出了相应的解决方案:通过开关控制经m步反馈达到栅格终止;使用高频时钟驱动计数来产生不同时延等.