在短波通信系统中,由于多径效应常常引起信道衰落,直接结果是码间串扰非常严重。为了克服码间串扰所带来的信号畸变,必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列。盲均衡器由于不需要训练序列,仅利用接收信号的统计特性就能对信道特性进行补偿,消除码间串扰,因而在很多领域获得了广泛的应用。本文首先对DDLMS 算法进行了浮点和定点仿真,确定了内部节点的字长,分析了迭代步长、滤波器阶数、抽头系数的初始化等因素对均衡器性能的影响。接着,根据上述仿真的结果,以FPGA 为平台,利用Verilog HDL 语言,使用TOP-DOWN 的数字系统设计方法,实现了基于Bussgang 类算法的盲均衡器。最后,经过静态时序分析和时序仿真,均衡器的输出结果与定点仿真结果一致,在实际系统当中均衡器也工作良好,从而验证了设计的正确性。均衡器利用ALTERA 公司的Stratix 系列FPGA 实现,采用横向滤波器结构,滤波器阶数为17 阶。所有运算均利用并行结构完成,整个系统占用了19,000个逻辑单元。均衡器能够应用于QPSK、16QAM、32QAM 以及64QAM 信号,工作频率可以达到17Mhz。本文设计的代码具有良好的可重用性和可移植性,编码风格独特,可维护性能良好。本文所采用先进的EDA 设计理念,为数字信号处理专用芯片的设计提供了一种设计思路,其研究成果将会在通信领域中获得广泛应用。