论文部分内容阅读
单粒子瞬态效应(SET)在纳米工艺下成为集成电路软错误的主要来源，因此开展SET产生机理及加固技术的研究工作具有重要的意义。而SOI工艺具有天然的抗单粒子特性，本论文围绕130纳米PDSOI工艺SET的产生机理、SET的测量技术、SET的脉冲建模和仿真、SET的加固技术，开展相应研究。主要研究内容如下: 首先，针对130纳米PDSOI工艺，深入分析SOI器件的结构与辐射特性，对SOI工艺下的PMOS和NMOS器件进行仿真，用TCAD数值模拟的结果来分析SET的电荷收集过程，并与体硅器件对比，揭示SOI工艺天然的抗单粒子优势的原因。 其次，设计130纳米PDSOI工艺的SET脉冲宽度片上测量芯片，进行激光和重离子实验并分析SET脉冲实验测量结果。利用激光实验实际验证了SOI器件漏极区域对单粒子效应并不敏感的TCAD数值仿真结果。在深入分析SET脉冲宽度测量技术的基础上，提出一种新的SET脉冲波形测试电路结构以获取单粒子轰击时更为精确的脉冲波形，解决当前SET脉冲测试的不足，利用该测试电路在激光实验中首次实际测量出单粒子瞬态SET的长尾效应。 然后，在重点分析SOI器件SET产生机理和SET脉冲波形片上测量结果的基础上，考虑双极放大效应与动态节点偏压的影响，提出基于Verilog-A的适用于SOI器件的单粒子瞬态电流脉冲模型。针对130纳米PDSOI工艺，在该模型的基础上建立完整的电路级单粒子效应敏感性仿真预估平台，在电路设计的过程中完成抗单粒子加固性能的仿真。分析出电路中需要加固的敏感节点，并评估加固的效果即电路整体对LET值的敏感性，指导电路设计加固。解决传统抗单粒子加固设计周期过长，只能流完片后进行辐照试验才能验证设计电路的抗单粒子加固性能的弊端。 最后，深入分析总结现有的单粒子效应电路加固技术，应用于标准单元库的SET加固设计。在130纳米PDSOI工艺上，本文提出的DFP-DICE加固技术，与先前学者们提出的方法相比，能够进一步增强单元电路的抗SET性能，而且可扩展性强，只需把DFP-DICE加固电路中的脉冲滤波单元替换为不同的单元延时，就可把该设计的加固时序单元（锁存器和触发器）扩展应用到不同的辐射环境中。这种设计加固技术，也为大规模的数字集成电路设计提供了一种自动化程度高、可操作性强的加固方法，只需把芯片中包含的所有时序单元用已设定阈值的DFP-DICE加固单元简单替换，就可实现特定辐照环境下的软错误容错设计。