近年来,无线局域网进入了快速发展的阶段。符合IEEE 802.11a标准的无线局域网的产品已经成功的市场化。IEEE 802.11a采用OFDM作为物理层接入方式,规定了物理层(PHY)的详细功能。在物理层,该标准规定了在5GHz的频段,采用BPSK, QPSK, 16QAM, 64QAM调制的通信方式,能分别提供6M, 9M, 12M,…54Mbps的通信速度。本文结合无线接入终端的课题,研究满足多种调制速率和高速率下接口数据流量控制的方法及实现技术,对IEEE 802.11a标准的物理层基带发送端接口控制器进行了软硬件的方案设计和结果验证。本文首先对基带处理器发送端接口控制的算法、架构与具体实现进行深入研究,完成了整个基带处理器发射接口部分在寄存器传输级(Register-Transfer Layer, RTL)的设计与FPGA实现方案。设计的模块包括:卷积编码、数据缓冲、块交织、添零、插入循环前缀、星座映射、IFFT,以及相关逆变换FFT、解交织、去零等模块。接口控制器的系统设计包含硬件设计和软件设计两个部分。硬件设计主要包括基于ALTERA IP模块的嵌入式系统设计和系统通信接口模块的设计,系统通信接口模块主要由单片机控制器和串口转换器构成。软件设计主要是对信道编码,交织,插入循环前缀,星座映射等vhdl程序代码的编写。此外,本文还针对ALTERA公司的技术特点和目前流行的IP Core技术进行了研究。最后对发送端接口功能、时序进行仿真,结果表明,该方案不仅满足不同调制要求,还可以实现对数据流量的控制。整个设计在整体架构和具体细节描述方面都注重对于最终芯片上物理实现的优化,以提高系统的工作速度并减少硬件资源的消耗。