SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit, HVIC)凭借高速、高集成度、高可靠性、抗辐照和良好的隔离性等优点在功率ICs中广泛应用。但HVIC中SOI横向高压器件低的纵向耐压(Breakdown Voltage, BV)是其设计的主要瓶颈。国内外众多器件工作者对其击穿特性进行深入的研究，增强介质埋层电场(EI)提高纵向耐压是提高BV的有效方法之一。本文作者所在课题组提出介质场增强理论(Enhanced Dielectric layer Field, ENDIF)，其中基于ENDIF理论的电荷型高压SOI器件研究极具吸引力。本文基于包含界面电荷的电位移连续性原理，研究电荷型SOI ENDIF器件电场及电势分布，分析电荷型SOI LDMOS介质场增强机理，导出其包含界面电荷的电场模型和薄硅层耐压模型，在两种模型指导下提出电荷型高压SOI nLDMOS、SOI SJ LDMOS特别是SOI pLDMOS新结构，并进行相关实验。主要创新工作如下：1、提出界面电荷电场模型。该模型对漂移区纵向电势采用抛物线近似，在埋层界面应用包含界面电荷的电位移连续性第二类边界条件，导出漂移区电场和电势分布，得到漏端介质场定量解析式。基于该模型提出的新结构有线性变距离N+电荷岛(Linear Variable Distance N+Charge Islands, LVD N+I) SOI nLDMOS和N+IpLDMOS。利用上述模型从理论上分析了新结构电场、电势和比导通电阻Ron,sp等特性以及耐压与结构参数和材料参数的关系。LVD N+I SOI nLDMOS埋层电场和器件耐压分别为600V/μm和612V。N+I pLDMOS，在2μm顶层硅和0.375μm介质层上EI为502.3V/μm，耐压比常规结构提高1倍多，且有较低的Ron,sp。2、提出薄硅层耐压模型。该模型从常规SOI器件二维泊松方程出发，硅层较薄时假设漂移区电场横向分量为常数，结合电荷型理想ENDIF条件获得线性掺杂薄硅层高压SOI器件击穿电压与漏端杂质浓度函数关系式，导出适合薄硅层器件的RESURF条件定量表达式，得到薄硅层器件漂移区电场优化方向。基于该模型提出的新结构有线性浅结薄硅层(Thin Silicon Layer, TSL)SOI超结(SuperJunction, SJ) nLDMOS，在30μm漂移区和1μm埋层上获得530V/μm的EI和552V的BV，并对其进行实验研制，得到具有较低比导通电阻且耐压为690V的器件。3、基于上述模型提出反型/积累电荷型、电离电荷型和混合电荷型nLDMOS、pLDMOS和SJ系列新结构。(1)电荷型高压SOI nLDMOS。界面高浓度动态反型/积累电荷或者电离电荷能有效增强埋层电场提高耐压。提出的新结构有阶梯埋氧(Step Buried Oxide, SBO)PSOI nLDMOS和部分埋N~+-层(Partial Buried N~+-layer, PBN~+)SOI nLDMOS等三类四种。SBO PSOI的BV为244V，EI达到114V/μm，表面最大温度降低34.76K。PBN~+SOI相比常规结构埋层电场和耐压分别提高186.5%和45.4%。(2)电荷型高压SOI pLDMOS。常规pLDMOS衬底接低电位时，由于衬底电位不能辅助耗尽漂移区，耐压较低。电荷型SOI pLDMOS通过引入界面电荷增加埋层电场提高耐压且降低比导通电阻Ron,sp。提出的新结构有自适应埋电极(Adaptive buried electrode, ABE)SOI pLDMOS和界面部分浮空埋层(Part InterfaceEquipotential Floating Buried Layer, FBL) SOI pLDMOS等三类三种。其中ABE SOI的EI和BV分别为545V/μm和-587V，相比常规结构Ron,sp降低79.5%，且缓解了自热效应。(3)电荷型高压SOI SJ LDMOS。SOI SJ LDMOS打破硅极限，缓解了BV和Ron,sp之间的矛盾，但SJ应用于横向功率器件时由于衬底辅助耗尽效应(SubstrateAssisted Depletion, SAD)造成PN条电荷不平衡，耐压较低。电荷型高压SJ结构降低SAD提高击穿电压。提出的相关新结构有三类四种，其中介质槽(DielectricTrench, DT) SOI pLDMOS，在0.375μm埋层和2.5μm硅层上实现-237V的耐压，埋层电场达到600V/μm。T-型双介质埋层(T-Dual Dielectric Buried Layer, T-DBL)SOInLDMOS，在15μm的漂移区上第二埋层电场达到515V/μm，相比常规结构耐压提高到302V。