由于性能指标要求，DRM接收机芯片中不可避免地会采用小数频率合成器。而小数分频器则是频率合成器中的重要模块。本文在原理分析、结构建模、性能优化、功能验证和电路设计等几个方面对小数分频器进行全面研究，并设计一款包含上电复位电路、I/O缓冲器和I2C接口电路的数字控制器用于配置接收机芯片。通过该数字控制器，外部电路可以实时地读取和改变芯片内部模拟射频等模块的工作状态。这使得接收机芯片的性能和可靠性大为提高。　　 论文首先综述整数和小数频率合成器的原理以及其基本的组成模块。然后阐述用于评估频率合成器性能的关键的指标参数。Σ-△调制器的分析和设计是本文的重点，其基本原理、设计时需考虑的因素、固有的问题和常见的结构将在本文做详细研究。　　 本论文采用Simulink软件对多级噪声整形(MASH)和单环结构等常见的几种高阶数字Σ-△调制器建模。这些Σ-△调制器常被应用于小数频率合成器设计中。论文通过建模仿真，对这几种Σ-△调制器的输出序列范围、时域相应、稳定性和输出频谱进行分析以及比较。同时，Σ-△调制器固有的问题以及相应的解决方法也在论文中进行讨论。　　 由建模仿真以及比较的结果，选用一种单环Σ-△调制器结构设计小数分频器。根据接收机指标要求，采用SMIC0.18μm CMOS工艺完成小数分频器中的脉冲吞咽计数器、随机抖动发生器和Σ-△调制器的设计。在20MHz参考频率输入下，设计的小数分频器的频率分辨率可以达到大约19Hz。对于2～3GHz输入信号，后仿真结果表明小数分频器可以正常工作。小数分频器的总面积约为0.04 mm2。　　 最后，采用SMIC0.18μm CMOS工艺实现DRM接收机芯片的数字控制电路。上电复位电路和I/O缓冲电路在Cadence中全定制设计，I2C接口电路则在Synopsys开发环境下完成设计。数字控制模块的面积约为0.44 mm2。流片测试结果表明数字控制电路工作符合设计目标。