本文以提高合成孔径雷达(SAR)实时成像处理系统性能为目标,重点研究并实现了SAR成像处理算法中三个关键运算单元。　　 论文设计并实现了一种高性能定点FFT IP核。论文从DFT算法的基本原理出发介绍了基-4时间抽取算法;紧接着论文概要说明了FFT IP核的总体设计目标和硬件实现方案,并重点介绍了FFT IP核硬件实现方案中四个关键技术的实现方法,分别是多数据并行读写无冲突的存储方法,蝶形运算数据地址生成方法,蝶形运算数据交叉映射方法以及蝶形运算数据旋转因子的实时生成方法。　　 通过从CS成像算法出发,并结合原有相位补偿因子运算单元实现方案,论文针对资源占用和运行频率这两大性能指标,提出并实现了一种新的相位补偿因子运算结构。　　 论文还提出了一种在多FPGA并行处理,数据分布存储的情况下,对点目标图像进行距离向和方位向二维加窗处理的方法。论文详细介绍了加窗位置的选择,加窗系数的选取以及硬件实现加窗的详细过程。　　 最后,论文对上述设计方法进行了仿真验证和性能测试。论文设计的FFT IP核,运行频率可达200MHz,资源占用仅为原有已研制的FFT IP核的2/3;论文设计的相位补偿因子运算单元运行频率同样可达200MHz,资源占用仅为原有设计的50%;论文在使用了较少FPGA资源情况下,提高了点目标图像距离向和方位向的峰值旁瓣比(PSLR)和积分旁瓣比(ISLR),并达到指标要求。测试结果表明本文提出的设计方法达到了提高运行频率、减少资源占用的目标。