论文部分内容阅读
多核时代微处理器设计面临的功耗、访存、互连等问题进一步恶化。三维集成电路（3D IC）是一种新的集成电路工艺，通过将多层硅片使用硅通孔（TSV）连接可以增加单芯片封装内的硅片资源、缩短硅片间全局连线，使得芯片内部能够容纳更多核心与相关资源。片上网络（NoC）则是一种面向多核与众核处理器通讯需求的结构化互连设计方法。3D IC和NoC都是大规模集成电路设计发展重要方向。将两者结合的三维片上网络（3D NoC）可以同时发挥3D IC和NoC的互连部件多、带宽高、延迟低的优势，是当前研究的热点之一。现有三维片上网络拓扑结构的研究，都是针对4层左右硅片堆叠无法进一步扩展。然而10层以上硅片堆叠的可能性已经得到证明。本文利用三维集成电路中硅通孔（TSV）具有延迟短、功耗小的特性，针对10层以上硅片堆叠的三维片上网络，设计了一种新的拓扑结构3DE-Mesh。通过实验数据的分析，证明3DE-Mesh在性能和可扩展性方面都适合于10层以上硅片堆叠的三维集成电路。现有3D NoC的研究，基本上都是采用固定结构的路由器，网络性能会随堆叠层数增加而下降，同时没有充分利用3D IC中硅通孔（TSV）延迟短、功耗小的特性。为了充分发掘TSV的特性，并面向未来多层TSV堆叠扩展需求，本文提出了一种硅片间扩展路由器（EIDR），并设计了使用该路由器构建的硅片间单跳步（SHID）体系结构。SHID能通过增加TSV数量获得性能改善。实验数据的分析表明，与3D-Mesh和NoC-Bus这两种已有的3D NoC结构相比SHID结构有以下特点：1）SHID体系结构的延迟较低，4层堆叠时比3D-Mesh低15.1%，比NoC-Bus低11.5%；2）SHID体系结构的功耗与NoC-Bus相当，比3D-Mesh低10%左右；3）SHID体系结构的吞吐率随堆叠层数增加下降缓慢，16层堆叠时吞吐率比3D-Mesh高66.98%，比Noc-Bus高314.49%。多层堆叠的三维拓扑结构3DE-Mesh与SHID体系结构弥补了现有三维NOC结构研究中扩展能力不足的缺点，同时具备性能和可扩展性的优势，是未来3DNoC体系结构良好设计选择。