论文部分内容阅读
相较于ASIC，基于FPGA的电子系统设计能够减少开发风险和研发成本、缩短上市周期，且易于维护升级。在对小批量、多品类的需求领域如航空航天，军事武器中，FPGA已成为核心电子器件。考虑到空间辐射环境的影响，FPGA需要具有优良的抗辐射性能。SOI技术以其独特的材料和器件结构有效的克服了体硅技术的不足，具备集成密度高、功耗低、抗辐照能力强等优点，因此基于SOI技术加固的FPGA非常适合军事及空间领域的应用。在FPGA的许多应用系统中，需要涉及大量的数据存储和数据处理，因此在在FPGA中嵌入可配置存储器模块（BRAM）具有重要的意义。 本文围绕“可配置存储器模块的设计与验证”课题，对双端口可配置静态存储器的设计和验证进行了系统的研究。设计了一种用于FPGA中的同步、双端口、位宽可配置、容量为4Kbit的RAM，它以阵列的方式排布在FPAG内部，是FPGA实现存储的主要部分。BRAM每个端口都有独立的控制信号，使得每一个端口均可以工作在4K×1bit、2K×2bit、1K×4bit、512×8bit和256×16bit5种模式下，并且可用双端口实现128×32bit的位宽模式。本文对BRAM的逻辑层、配置层、布线层进行了详尽描述。逻辑层主要实现存储器本身所包含的功能，包括数据的正确读写、5种不同的位宽模式、完全独立的双端口结构等。配置层实现对存储器本身数据内容的初始化、回读功能以及确定配置结束后该存储器处于何种工作模式下。布线层是当存储器处于正常模式下与其他模块之间进行数据交换的通路。基于0.18μm5层金属SOI CMOS工艺完成BRAM全定制版图设计实现，并通过Calibre进行DRC、LVS检查验证，并用PEX提取得到寄生参数网表。对BRAM模块进行了仿真验证。基于VCS仿真器通过March算法对BRAM进行了读写功能验证，使用Hsim对BRAM寄生参数网表进行性能验证。功能验证结果表明BRAM可工作在不同位宽模式下，符合预期设计目标;性能仿真表明其工作频率可达到200MHz。