本论文采用中芯国际0.18μm混合信号CMOS工艺库设计了一种12位分段电流舵结构D/A转换器IP核。采用5+3+4的分段方式,高五位和中间三位分别采用温度计码加权电流源结构,经过列译码和行译码对单位电流源矩阵进行控制;低四位采用二进制加权电流源结构。本论文重点研究了时钟电路模块和电压-电流转换电路模块。时钟部分采用了分布式时钟,驱动能力强、精确度高,并且结构简单易于实现;电压-电流转换电路采用宽摆幅共源共栅结构,为D/A转换器提供精确恒定的电流源。在Cadence环境下采用Spectre、Verilog-A仿真器和Matlab工具在SUN工作站和微机上进行设计和仿真。在负载为50Ω条件下,输出电压摆幅为±1V,满量程电流为20mA,积分非线性误差小于±0.26LSB,微分非线性误差小于±0.4LSB,建立时间为1.145ns,SFDR为89.65dB @ Fclk=500MHz且Fin=240MHz,76.62dB @ Fclk=1GHz且Fin=480MHz。D/A转换器总的系统功耗为89.1mW @ Fclk=500MHz且Fin=240MHz,97.2mW @ Fclk=1GHz且Fin=480MHz。有效芯片面积为0.84mm×1.08mm。