论文部分内容阅读
带隙基准源是模拟集成电路中的一个重要单元。它为其它功能模块，比如偏置电路、参考电路提供高精度的电压基准，或由其转化为高精度的电流基准。带隙基准源输出的基准电压信号稳定，与电源电压、温度以及工艺的变化无关。CMOS工艺由于其性价比，现已经成为集成电路设计的主流工艺。采用CMOS工艺设计高精度的带隙基准源是本文研究的主要内容。本文从集成电路中基本器件的工艺和模型入手，详细介绍分析了CMOS工艺下的基本器件及其优缺点和小信号模型。接下来，本文介绍了基准源最基本的电路形式，分析了其优缺点并由此引出衡量基准源性能最为重要的温度特性和电源电压抑制特性。本文对PN结的温度特性做了细致的理论分析，进而在理论分析的基础上引出正温度系数电路的设计和温度补偿的核心思想，并且分析了传统带隙基准源的电路结构和性能，直观的展示了带隙基准源的设计思想。考虑到版图设计等后端工序对带隙基准源设计的影响，本文还介绍了版图设计中的各种非理想因素对带隙基准源的影响，并且提出了相应的改进措施。为设计后续的高性能带隙基准源，本文着重阐述了如何进一步改善带隙基准源的温度特性和电源电压抑制特性，并为此做了详尽的理论和电路设计仿真分析。本文设计的新型分段式温度补偿的带隙基准源电路，利用NMOS管分流电流以实现非线性温度补偿，通过在运放和电源之间引入负反馈的做法提高带隙基准源的电源电压抑制比，电路结构简单，性能优异。基于CSMC0.5μm CMOS工艺对所设计的带隙基准源进行仿真，结果表明在3V的供电电压下，带隙基准源在-40-120oC的范围内具有8.2ppm/oC的温度系数；在27oC下，直流电源电压抑制比83dB，1KHz时，电源电压抑制比仍有71dB；在2.4V至5V的供电电压范围内，输出电压调整率为1.05mV/V。