LFMCW雷达需要处理大量的数字信号运算,通常外置大量的DSP,FPGA资源作为处理单元,从而增加了雷达系统的成本与复杂程度。因此,为了提升系统的集成度,以获得更快速度,低功耗和低成本表现的LFMCW信号处理系统,本文提出并设计了一款适用于K波段毫米波雷达的中频信号处理芯片方案,并完成对应的从算法仿真建模、硬件结构设计、ASIC设计、FPGA平台原型验证等工作,具体完成安排的工作如下:（1）简述LFMCW雷达的基本工作原理,并选取对称三角波信号作为系统的扫频调制信号,分析推导不同的静动目标情况下定位测速原理和数学公式分析。然后重点论述了线性调频连续波雷达信号处理的算法架构建模和仿真分析,包括了多周期脉冲累积增大SNR、基于脉冲对消器结构的MTI滤波器、基于FFT结构的MTD滤波器、基于最大值和均值的二维恒虚警算法、基于模糊速度矩阵的多目标频率匹配算法等。（2）在确定的信号处理结构的基础之上,完成对应结构的RTL级HDL代码设计工作,并设置模拟和合理的仿真环境,完成RTL代码的验证工作。然后采用Synopsys的数字芯片开发环境,并基于TSMC90nm的工艺制程完成对雷达信号处理机部分的ASIC设计,其工作包含了时序约束、逻辑综合、一致性分析、低功耗设计、STA分析、Floorplan设计、Placement设计、CTS综合、Routing设计、Layout设计等。（3）关于基于FPGA的板级原型验证平台,本设计搭建了一套完整的24GHZ频段的LFMCW雷达系统,设计使用英飞凌公司自带集成VCO的BGT24LTR11一体收发机芯片作收发机;使用AD9245作为高速A/D采样电路;使用ADF4159产生系统所需的三角调频波;使用赛灵思XC6SLX25I FPGA芯片作为RTL移植的原型载体。最终设计测试环境,对芯片原型进行等价验证测试。最终,本设计在100MHZ的时钟频率约束下,得到芯片的版图大小约为1062.48)*1059.848),面积约11259748)2,功耗约为4.1074m W。