随着工艺尺寸的降低,一块芯片上晶体管的数目也越来越多,多位错误翻转(Multiple Bits Upsets, MBUs)在电子器件中发生的概率也越来越高。这些电子器件中包含了大量的存储器单元和加法器、乘法器等组合电路,这些电路都很容易受到MBUs的影响,但是,存储器单元的的结构使得它对于MBUs更加敏感,因此,有必要采用一定的方法来降低MBUs对于存储单元的影响,提高电子器件的可靠性。纠错码(Error Correction Codes)是一种非常有效的在系统级纠正多位错误的方法。与其他设计层次(器件级、电路级、版图级)的方法相比,纠错码可以很好的和工艺兼容,操作灵活,可执行性强,成本较低,电路上也易于实现。汉明码是一种应用比较广泛的纠错码,它可以用比较小的面积和功耗纠正一位错误。但是,随着晶体管尺寸的减小,以及环境中的噪声和其他粒子的影响,多位错误的发生概率越来越高,汉明码的纠错能力有限,不能提供足够的可靠性,因此,有必要采用多位错误纠错码。本文采用基于分组的、能够纠正多位错误的RS码来加固SRAM以降低MBUs对存储器的影响。然而,在RS码的编码和译码过程中经常使用乘法算法。通常采用查找表的方法来实现乘法运算,这样会带来比较大的面积和功耗的开销,同时增加了电路的复杂性。本文提出了一种新型的低开销的乘法矩阵来完成乘法算法并把该矩阵应用在RS码的编码和译码过程中,仿真结果显示采用了该算法后面积减小了13%,功耗降低了12%。此外,构造矩阵M的通用算法也在本文中进行了详细的推导。在RS码的译码过程中考虑到了错误的发生类型并且采用了新型的并行译码算法,使得译码操作能够在一个时钟周期内完成而且更加适合硬件电路的实现。最后,采用Verilog HDL语言实现了编码器和译码器的RTL级的建模与仿真,通过一系列的仿真实验对SRAM的纠错能力进行了评估。从实验结果可以看出,与其他的纠错码相比,RS码可以用比较小的面积和功耗完成多位错误的纠正,同时电路性能和可靠性参数也比较高。