随着多媒体技术和通讯技术的飞速发展,多媒体视频数据应用对于处理器的性能提出了越来越高的要求,本课题针对该应用的未来需求,展开了流媒体处理的特定应用处理器结构的研究和设计。论文提出了一种基于超长指令字结构的可配置处理器结构,该结构采用自行提出的可配置处理器核与专用功能单元相结合的方式实现面向特定应用的处理器设计,可以有效降低多媒体处理器的设计周期。为了降低超长指令字处理器中的寄存器代价,论文中提出了RFCC-VLIW通用寄存器访问结构,采用一个全局寄存器堆实现处理器中不同簇之间的互连。在此基础上建立了寄存器访问结构的性能分析模型,研究结果表明,采用该结构的处理器可以有效降低寄存器堆的面积、功耗、延时等方面的代价。针对这种处理器结构,论文中还给出了一种目标处理器验证策略,该方案基于模拟验证的方法,采用确定性向量和伪随机向量相结合的方式产生处理器的验证向量。确定性向量(目标应用编写的应用函数和“验证死角”问题等)采用人工编写方式生成,伪随机向量采用遗传算法自动生成,验证结果证明这是一个有效的验证方案,代码功能覆盖率可达到99.9%。基于本论文提出的可配置处理器结构,设计并实现了两个数字信号处理器:THUASDSP2004和THUMchip。THUASDSP2004中集成了八个独立的功能单元,每个时钟周期可以并行执行八条指令。0.18微米CMOS工艺验证和流片测试结果显示THUASDSP2004最高工作频率可以达到150MHz。THUMchip为基于该处理器结构设计的用于H.263视频压缩编码标准的专用处理器。该处理器在优化设计的基础上增加了一些加速H.263视频压缩编解码算法的专用指令和改进的算术逻辑单元,有效地提高了处理器的应用效率。