静电放电（Electrostatic Discharge ESD）已经成为影响集成电路可靠性的主要问题之一,在IC制造工艺行业飞速发展的今天,器件的特征尺寸已经达到纳米级别,而且随着新工艺的出现给ESD防护带来了更严峻的挑战,静电放电已经是一个不能忽视的问题。因此深入研究纳米级ESD防护特性是一个重要的课题。本文的主要研究内容如下:首先研究了ESD保护器件及工艺的影响。在Sentaurus中完成二极管、MOSFET、SCR及其改进结构建模分析。二极管的正向导通特性优于反向击穿,但单纯使用正偏二极管作为ESD防护器件存在触发电压过低的问题;在MOSFET的两种工作模式中,横向寄生三极管导通模式泄放效率更高、散热性能更好,所以GGNMOS作为常用的ESD防护器件;SCR器件的开启电压过高,保持电压过低,在此基础上,改进其结构,提出了MLSCR和LVTSCR器件,仿真结果显示LVTSCR解决了上述触发和保持电压的相关问题,具有鲁棒性强和应用范围广等优点。不断出现的新工艺给ESD设计带来了挑战,因此本章的另一个重点是研究新工艺对ESD防护性能的影响,对LDD、STI、EPI、结深变浅、Silicide等新工艺条件下引起ESD保护器件性能变化做了系统分析,并通过仿真提出了相应的改进方案。其次研究了体硅FinFET作为ESD保护器件的防护性能,重点分析器件结构尺寸的变化与防护性能的关系。相比传统的平面型器件,FinFET有更多的器件结构尺寸参数。所以本章研究了栅长L_g,Fin宽W,Fin高H,栅漏距离L_d,栅源距离L_s以及Fin的数目N这些参数的变化趋势对防护性能的影响,其中栅长L_g的增加使得寄生横向晶体管增益β减小,从而导致二次失效电流I_t2随之减小,触发电压则因为导通时间的增加也随之变大;栅漏距离L_d的增加使得导通电阻R_on和二次失效电流I_t2增加;Fin宽W的增加对二次失效电流影响最大,通过分析这三个参数对GG-FinFET的ESD防护性能的影响较大,同时针对具体设计器件时提出了优化方案和设计策略。最后研究了ESD保护电路和预警电路。所设计的新型ESD保护电路采用两级RC时常数的思想,将ESD检测和保持时间功能分开,相比较传统的RC触发电路,在版图面积和误触发方面做出优化,使得版图面积减小20%,误触发时间减小到100ns;针对泄放管设计的预警电路,以阈值电压为敏感参数做出提取分析,当阈值电压漂移10%以上时做出预警,对上述所有电路在Cadence软件下完成仿真验证,完成了项目所要求的ESD模块的功能。