论文部分内容阅读
高效、可靠、简洁紧凑型的高级加密标准(AES：Advanced EncryptionStandard)算法实现系统，是非常适用于未来低端小型的嵌入式应用的。本文设计和实现了一套完整的紧凑型AES算法加密和解密系统。 基于0.18μm CMOS技术，研究了各种类型的紧凑型AES系统结构。首先，探索了一种新的AES s-box的硬件数字实现方案。这种新的实现方法正是基于AES算法中s-box输出的布尔函数具有线性冗余性的新发现。虽然新的电路系统的面积非常小，但同时系统的速度也减慢了。 在s-box研究结果的基础上，完成了一套完整的AES加密-解密系统。实现了不带密钥扩展的循环结构的加密系统，并且分别将三种不同的简洁紧凑型s-box运用到这个结构中。在比较了六种实现方案的结果后，发现利用四个基于GF(2~4)域算术运算的s-box的实现方案在速度和面积的平衡方面做得最好。因此，基于这样四个GF(2~4)域算术运算的s-box的实现方案下完成了一套完整的，带有密钥扩展的、简洁紧凑型的、AES加密-解密系统。 最后实现的AES加密-解密系统电路面积最小只需要7.5k电路门，数据通道延迟为19.26ns，系统的最高时钟频率为51.9MHz，数据输出率为132.92 Mbps。