二十一世纪以来,智能移动设备进入了飞速发展的时期。体积更小、性能更强、功耗更低的系统方案成为热点。超低线宽工艺的发展满足了这一需求,但同时对噪声敏感性的增大使电路的噪声性能受到关注。电源管理单元(Power Management Unit,PMU)已成为系统集成度不断提高以来SoC(System on Chip)中不可或缺的供电模块,它可以满足系统多样化的供电需求。PMU电路的噪声特性很大程度上影响了后端负载模块的噪声性能。因此,提供低噪声供电的PMU电路设计将成为趋势。本文首先分析了DC-DC变换器中噪声的产生及其抑制方法,阐述了噪声的来源,介绍了流行的几种噪声抑制方法。接着,提出一种适合于低噪声供电的Buck串联LDO的电压变换方式,并设计了Buck变换器。基于40 nm标准CMOS工艺,变换器的输入电压范围为1.65 V-3.6 V,输出电压为1.4 V,典型输出电流为500mA,最大承受电流为1 A,开关频率为2 MHz。从系统级的环路分析,到各个子模块电路的设计与仿真,本设计采用了包括软启动与限流技术、最小占空比限值技术、伪III型补偿技术及电压前馈技术等技术。最后绘制版图,并流片测试。测试结果显示,芯片各项指标满足要求。接着,本文基于Sigma-Delta低噪声调制技术,提出了新的DC-DC系统结构,用更为简单的环路结构及调制方式,实现了低噪声输出的要求。对整体结构及工作原理进行了分析,并在MATLAB中用Simulink工具进行环路功能验证,在Cadence环境下进行了实际电路的搭建与仿真,仿真结果表明,新的DC-DC系统结构将开关谐波噪声削减了40 dB@2 MHz,并在开关频率的整数倍频处也对谐波尖峰进行了抑制。证明其具有很好的谐波噪声抑制特性,适合于低噪声供电的要求。