随着微电子技术的发展，尤其是VLSI技术和微细加工工艺的发展，嵌入式微处理器(EMPU)凭借其性能高、功耗低、体积小的优点，越来越多地应用到通信产品、消费类电子产品和机械控制产品中。　　 本文设计了一个8位的8051 CPU，这个设计规模比较小，处理器的功能比较简单。讨论了CPU模块中算术逻辑单元和控制器的设计，说明了每条指令的执行过程、数据通路控制信号的产生、数据在数据通路中的运算过程。它使用可综合的寄存器传输级(RTL)VHDL硬件描述语言描述每个子模块，在项层模块中根据端口连接实例化每个子模块，然后使用Quartus II对每个子模块和顶层模块进行功能仿真验证及对设计进行综合，在Altera CycloneII EP2C35F672C8芯片上实现，工作频率可达113.9MHz。精简指令计算机作为微处理器发展的一种趋势，已经被广泛应用于计算机体系结构设计中。因此本文采用可综合的寄存器传输级硬件描述语言Verilog HDL对业界广泛使用的32位嵌入式ARM7微处理器进行了研究，对其寄存器堆进行了设计，并通过FPGA进行综合。设计的寄存器堆由37个寄存器组成，其中包括31个通用32位寄存器和6个状态寄存器，使用Quartus II进行了功能划分和功能描述，确立了寄存器堆设计的实现目标。最后介绍了Altera公司在其FPGA中实现的Nios II处理器，这是一个用户可配置的通用32位RISC软核微处理器，是一个非常灵活和强大的处理器。文中对Nios II嵌入式处理器进行了分析，介绍了Nios II处理器的特征、体系结构、编程模式、优势及应用领域。重点对Nios II微处理器的基本结构及其拥有的优势做了介绍，并对共享资源型的3处理器核进行设计。