近年来,无线通讯系统的蓬勃发展带来了低成本、低功耗CMOS无线接收器研究和设计的春天。伴随着工艺的不断进步,CMOS工艺本征频率(f_?)越来越高,射频接收器中的大部分电路单元都可以采用射频CMOS工艺来实现,而无源器件（片上电感和电容）的片上实现使得射频接收器单片集成成为可能。正是在这样的背景下,本论文对单片集成射频接收器的关键模块—下混频器进行了研究和设计工作。首先,本论文简要介绍了射频接收器系统常见的体系结构,并给出了适用于WLAN802.11b通讯标准的接收器架构。在此基础上,介绍了衡量系统性能和混频器性能的重要指标的含义。其次,本文介绍了混频器的工作原理及常见的电路结构,从理论上分析了电路中各部分影响混频器性能的诸多条件和参数（线性度、转换增益、噪声等）,并通过图表较为直观地反映了性能指标和设计参数的关系。随后,基于上述理论分析,给出了一个高性能的可适用于WLAN 802.11b接收器的下变频混频器设计,其难点在于输入级跨导最大程度线性化和尾电流直流偏置的设计。混频器采用双平衡Gilbert单元结构,设计使用SMIC 0.35um CMOS工艺参数,用Cadence SpectreRF进行仿真,结果达到3.56dBm的IIP3,25.7dB的单边带噪声因子,2.3dB的增益,性能基本达到设计要求。最后针对仿真结果进行了总结和分析,指出了目前设计中的不足之处,为进一步改进提供了方向。