BIST(Built-In Self-Test,内建自测试)作为一种可以全速测试的DFT(Design For Testability,可测性设计)解决方案被广泛的应用于SOC(System On a Chip,片上系统)中嵌入式存储器的测试。传统的存储器测试算法由于算法复杂度高、故障覆盖率低而逐渐被March测试算法所替代。March测试算法和BIST构成嵌入式存储器测试的解决方案。由于TTM(Time To Market,量产时间)和TTV(Time To Volume,上市时间)的需求,SOC的开发周期必须缩短,同样DFT设计周期也要缩短。ESRAM(Embedded SRAM,嵌入式静态随机存储器)BIST IP核如果能够自动生成,必然加快SOC DFT的开发周期。　　本文在详细研究SRAM故障模型和March测试算法的基础上,提出了一种基于指令的ESRAM BIST控制器。为了在生产阶段进行诊断测试,ESRAM BIST控制器提供一个DEBUG测试接口并增加故障捕获功能,能够输出故障地址和故障数据。根据这种ESRAM BIST控制器,设计了一个ESRAM BIST IP核自动生成系统。自动生成系统可以根据用户定义的ESRAM和March测试算法,自动编译生成其BIST IP软核。　　验证结果表明:这种ESRAM BIST IP核自动生成系统基本达到使用化的程度,对国内DFT EDA(Electronic Design Automatic,电子设计自动化)领域的发展具有积极意义。