随着集成电路产业的迅速发展,半导体器件工艺的不断进步,使用超大规模集成电路的近地航天器、汽车电子、医疗电子等设备越来越容易受到单粒子翻转引发的软错误影响。随着芯片电路集成度越来越高,晶体管特征尺寸日益减小,供电电压和节点电容存储的电荷量不断降低,导致使敏感节点翻转的临界电荷量减小。当单个高能粒子轰击半导体器件时,器件内部极容易发生单粒子翻转,严重影响电路的正常运行,造成数据损坏,威胁系统的可靠性。同时,晶体管之间的距离不断缩小,由于电荷共享效应,单个高能粒子轰击半导体器件时,可能造成芯片电路内部多个节点发生翻转。单粒子多节点翻转中的三点翻转引起芯片电路发生软错误已经成为集成电路可靠性的主要挑战。抗辐射加固设计是能够缓解集成电路中产生单粒子翻转的有效方案。针对单粒子翻转中的三点翻转情况,本文提出了两种能够容忍三点翻转的加固锁存器设计。第一种加固锁存器设计是三点翻转阻塞型加固锁存器LC-TBL,该锁存器使用C单元、P单元、N单元和四输入C单元作为核心部分,四输入C单元的输出连接一个钟控反相器作为锁存器的输出信号。当高能粒子引起锁存器发生单粒子翻转时,LC-TBL结构可以阻塞锁存器内部任意三个敏感节点发生翻转引起的错误,输出保持正确逻辑状态。第二种提出的加固锁存器设计是三点翻转自恢复型加固锁存器LC-TSL,该结构同样是由C单元、P单元和N单元和构成,采用输出反馈技术,形成1个四行四列共16个节点的锁存器。当锁存器发生单粒子翻转时,内部任意三个敏感节点发生翻转,LC-TSL结构可以实现所有翻转节点自恢复。并且,所提出的两种加固锁存器都采用了高速传输路径和时钟门控技术,使其延迟、功耗等工作性能得到提升。通过HSPICE软件对本文提出的两种加固锁存器和其它加固锁存器进行仿真。仿真结果表明,与具有相同加固性能的锁存器相比,本文所提出的LC-TBL结构延迟平均降低了 94.57%,功耗平均降低了 22.96%,功耗延迟积平均降低了 96.55%;LC-TSL结构延迟平均降低了 37.07%,功耗平均降低了 6.19%,功耗延迟积平均降低了 41.76%。温度和电压的变化也会对锁存器的工作性能造成一定的影响,通过温度和电压的波动分析以及蒙特卡罗仿真,本文所提出的两种加固锁存器对温度和电压的波动不敏感。