论文部分内容阅读
近年来,随着生活水平的提高,人们对视频和音频信息的需求愈来愈强烈。而日益丰富的集音频、视频、图像、文字、数据为一体的多媒体信息,也使得越来越多的人开始享受到生活的乐趣。因此,对以视频为主的多媒体技术的研究逐渐成为了人们关注的焦点,在这之中,数字电视、DVD压缩与存储、视频会议等多媒体的应用都是研究热点,也是多媒体技术的一个发展方向和趋势。这其中的一个关键技术就是视频压缩技术,这也促使了许多视频编码标准的产生[1]。
H.264/AVC[2]是由国际电信联盟(ITU)和国际标准化组织(ISO)共同制定的新一代视频编码标准,H.264视频编码标准以高效的编码性能,可满足多种应用需求,在数字视频通信和存储领域得到越来越广泛的应用。H.264视频编码标准在相同视频质量情况的,码流比H.263等至少低40%以上,H.264视频编码标准的这种高压缩率是以其及其复杂的算法为代价的。复杂的算法和高功耗限制其在移动终端的应用。本文在深入研究H.264视频编码标准的基础上,采用Verilog-HDL语言设计了一款适用于移动终端设备的低功耗H.264 baseline解码IP核。该IP核通过采用新型的环形码流缓冲结构、基于统计概率的首“1”检测方法和优先级非均匀分割技术,使其功耗与参考文献相比降低了44%,H.264/AVC baselineQCIF解码速度达到30帧/秒,可满足实解码需求,该IP核在移动视频终端有很好的应用前景。
论文的主要研究成果如下:
1.介绍了视频解码技术的发展历程及几种常见视频解码技术
2.分析集成电路的功耗来源,集成电路特征尺寸较小对集成电路的影响。
3.设计一款新型低功耗环形码流缓冲器
4.H.264视频解码中,提出一种基于统计概率的首“1”检测技术。
5.对H.264视频解码低功耗IP核进行FPGA验证.