电子产品的发展由于功率MOS器件的出现进入到了一个节能高效的新阶段。为了进一步降低特性阻抗,提高集成度,功率MOS器件的研究重心开始往垂直型MOSFET结构转移,以VDMOS结构和UMOS结构为代表,无论是针对开关应用还是线形应用而言,两种结构都是理想的功率器件。功率器件的优化目标是为了获得高击穿电压（BV）和低比导通电阻(Ron,sp),并且打破两者之间的极限关系。随着以硅（Si）材料为基础的功率器件逐渐接近理论极限,利用以碳化硅（SiC）、氮化镓（GaN）为代表的宽禁带半导体材料所制造的电力电子器件表现出比Si优异的性能,具有更高的临界击穿电场、更快的开关速度等优点,但目前Si材料由于其成熟的工艺水平仍被广泛应用。本文提出具有部分异质结的垂直型器件,是将这两类材料优点结合在一起的新思路,既利用了Si材料成熟的工艺,又结合了SiC和GaN的优势,同时,解决了异质结中Si材料与SiC/GaN材料的热膨胀系数不一致所出现的界面态问题,它对器件性能的影响和可靠性都存在不可预知的风险。综上,本文的创新点和主要工作如下:（1）设计具有部分异质结的新型VDMOS结构,主要包括部分SiC/Si VD-MOS和部分GaN/Si VDMOS,其特点是在外延层上形成部分具有SiC/GaN与Si材料相结合的异质结。利用击穿点转移技术,与传统Si VDMOS相比,在漂移区长度为15μm时,部分SiC/Si VDMOS的BV从238V提高到343V,提高了44%,而部分GaN/Si VDMOS的BV从238V提高到325V,提高了37%。部分SiC/Si VD-MOS的Ron,sp为10.56m?·cm2,比传统Si VDMOS减小了26%,比SiC/Si VDMOS减小了85%,部分GaN/Si VDMOS的Ron,sp为10.17m?·cm2,比传统Si VDMOS减小了29%,比GaN/Si VDMOS减小了76%,改善了BV与Ron,sp之间的矛盾关系。在中部垂直方向应用硅基MOS通道,通过引入界面电荷,仿真可得,部分SiC/Si VDMOS和部分GaN/Si VDMOS缓解了界面上的悬挂键对于异质结的影响,尤其是在引入受主型的界面电荷时,与SiC/Si VDMOS和GaN/Si VDMOS相比,由于界面上的堆积电子导致器件不能导通的问题也得以解决。此外,通过边界条件建立了部分SiC/Si VD-MOS的二维泊松方程,获得漂移区电势和电场的二维数值模型,通过改变器件漂移区长度将仿真结果与模型进行拟合,得到了拟合性较好的曲线分布。（2）设计具有部分异质结的新型UMOS结构,主要包括部分SiC/Si UMOS和部分GaN/Si UMOS,其特点是沟槽呈阶梯状,且漂移区也是具有SiC/GaN与Si材料相结合的异质结。将击穿点从电场线密集的沟槽拐角处进行转移,器件的耐压性得到了大幅度的提升,与传统Si UMOS相比,部分SiC/Si UMOS的BV从138V增加到283V,增加了105%,部分GaN/Si UMOS的BV从138V增加到279V,增加了102%。同时,部分SiC/Si UMOS的Ron,sp为2.25m?·cm2,比Si UMOS减少了39%,比SiC/Si UMOS减少了26%,部分GaN/Si UMOS的Ron,sp为2.34m?·cm2,比Si UMOS减少了37%,比GaN/Si UMOS减少了28%。此外,针对UMOS异质结存在的界面态问题,具有部分异质结的新型UMOS结构也对它进行了改善。结果表明,当引入施主型界面电荷,随着电荷密度的增加,Ron,sp会有所降低,由于UMOS的Ron,sp本身就比较小,在全部异质结UMOS中并不明显;当引入受主型界面电荷时,全部异质结处的尖峰势垒使电流在通过时出现的电子积累现象,导致Ron,sp过大,甚至无法导通,但是部分异质结的设计使得电流顺利流向了Si通道,缓解了界面态问题。