本文采用理论分析和计算机仿真相结合的方法，在已有的理论基础上详细研究了LDPC码的软判决译码器和硬判决译码器的设计与实现的问题，主要完成的工作有以下几个方面： 1．介绍了易于FPGA实现的准循环LDPC码的结构和特点，并对其提出了一个改进构想。 2．介绍并比较了软判决译码的3种算法，从中选择了一个收敛速度最快且需要的存储量最少的算法作为软判决译码器FPGA实现时采用的算法。使用Altera公司的Stratix EP1S25 FPGA芯片设计了一个软判决译码器，在主频40M时最大吞吐量可以达到1G bit／s，若采用20次迭代，吞吐量可以达到50M bit／s，且在AWGN信道中，用BPSK调制，其性能与理论值基本相同。同时，给出了几个可行的以降低芯片功耗和逻辑单元使用量为目的的改进方案。 3．介绍了硬判决比特翻转算法，提出了一个易于部分并行实现且性能没有损失的确定阈值的方法，并将其与一个已有的简化的比特翻转算法进行比较，说明了它在译码速度上的优势。使用Altera公司的Cyclone EP1C3 FPGA芯片设计了一个硬判决译码器，并给出了一个可行的既能降低存储量，又能提高译码速度的改进方法。 4．介绍了基于LDPC码的比特交织编码调制(BICM)系统的结构，并通过仿真比较了该系统采用8-PSK调制时，采用不同星座映射的性能。给出了该系统在强干扰跳频信道下的性能，并通过仿真验证了LDPC码优异的抗突发错误的能力，给出了一个对准循环LDPC码的改进构想的验证方案。