从二十世纪开始，世界步入了信息化飞速发展的阶段，无线通信技术得到快速发展，在中继通讯、卫星通讯、雷达、电子对抗及制导武器中都有着广泛的应用。随着无线通信系统在民用和军用上地位的提高，现代无线通信电子系统对频率源的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。本课题基于DDS激励PLL的组合结构设计一款S波段宽频带低相噪低杂散的频率合成器。本文首先讲述了频率合成技术的概念，回顾了频率合成技术的发展历程，介绍了在频率合成技术上，国内外的发展现状。然后介绍了DDS与PLL的概念、结构、工作原理等，分析了相位噪声和杂散的主要来源。接着依据课题指标要求，确定设计方案和几个核心芯片，分析方案可行性，并详细讲述了倍频链电路，DDS电路及锁相环电路的设计方法，以及PCB制板的规则和电磁兼容性设计。最后对频率合成器的几个主要性能指标的进行了测试。本课题的设计难点在于输出频带宽，相位噪声和杂散指标要求高，并且对系统的工作温度和尺寸大小也有一定要求。采用以下几种方法解决这些难点：1、采用DDS激励PLL的电路组合结构，降低杂散。2、采用封装好的二极管对实现五倍频，简化电路，缩小整体电路的面积。3、DDS芯片采用高性能的AD9912，有利于提高信号的频谱纯度。4、采用单片机双控DDS和PLL的形式，可有效的增加输出频率的带宽。最终的测试结果显示，在2300MHz～2960MHz的频率范围内，频率步进为1MHz，相位噪声优于-95dBc/Hz@1KHz,-102dBc/Hz@10KHz，杂散优于-60dBc，跳频时间小于20μs，达到了课题性能指标的要求。