论文部分内容阅读
在数字产品日益发展的今天,模数转换器扮演着越来越重要的角色。Σ-ΔADC主要由Σ-Δ调制器和数字降频滤波器组成,采用过采样和量化噪声整形技术,将信号频带内的噪声推向高频范围,然后再利用降采样滤波器将高频噪声滤除,从而提高了信号带内信噪比和分辨率。这类模数转换器充分利用了现代VLSI的高速、高集成度、低功耗的优点,同时避免了元器件失配对ADC精度的限制,已经是现代实现高精度ADC的主流方向。本文采用TOP-DOWN正向设计方法,从定义规格-芯片定义-系统设计-具体模块设计(电路设计/RTL代码编写)-电路仿真-版图绘制至流片测试,最终完成16位Σ-Δ音频ADC的设计。Σ-Δ调制器是Σ-ΔADC的核心部分,决定了整个转换器所能达到的精度和带宽。本文首先讨论了Σ-ΔADC的基本工作原理,并对Σ-Δ调制器原理、结构进行了详细的讨论,并对调制器系统设计如调制器的体系结构和参数的选取,结合性能要求和行为级仿真确定了三阶单环路级联全差分开关电容实现、过采样比为128、3bit(7级电平)量化的Σ-Δ调制结构。然后对调制器关键电路如采样开关、运算放大器、CMFB电路、两相非重叠时钟产生电路、带隙基准源、比较器、量化器等电路进行了较为详细的讨论并给出了相应的电路和仿真结果。接下来是数字抽取滤波器的设计,包括CIC抽取滤波器、半带滤波器、FIR滤波器等模块的参数提取、具体实现方式等作了较为详细的讨论并给出了相应的仿真结果和综合结果。最后给出了芯片后端设计:利用Design Compiler进行电路综合、利用Astro进行布局布线、利用PrimeTime进行静态时序分析、利用NC Simulator进行后仿以及相应的芯片测试(流片回来)。最终,该芯片在TSMC采用1P/5M(单层多晶,5层金属),0.18um、N阱、CMOS标准工艺流片成功。整个芯片面积为1.20mm~2,功耗为16.9mW,模拟电源为3.3V,数字电源为1.8V,当在工作频率为5.6448MHz,以128倍过采样比,以44.1KHz的Nyquist采样率时,带内信噪比达到98.6dB,动态范围达124.5dB,总谐波失真达0.0023dB,完全满足16bit精度要求,达到了预期设计指标。