Link16是美国国防部选择的高速视距战术数据链,由时分复用(TDMA)协议、联合战术信息分发系统(JTIDS)波形和TADIL J消息标准组成,采用直接序列扩频、跳频等抗干扰技术,具有容量大、保密性好、抗干扰能力强、使用灵活、功能齐全等特点。鉴于数据链在现代战争中的重要作用,对Link16进行研究具有重要意义。JTIDS终端是Link16的通信载体,承载了Link16数据链的数据发射前的信息处理和数据接收后的信息还原,因此,JTIDS基带数据处理包括JTIDS传输符号产生和JTIDS消息字还原两个系统,其中,又包含RS编码,块交织,CCSK软扩频,CCSK码字加密以及一系列数据逆处理等若干子模块。为便于在实验室内对JTIDS进行测试和评估,采用FPGA技术设计了一种可实现JTIDS终端基带数据处理功能的实验板。首先对战术数据链以及Link16/JTIDS进行介绍,针对TADIL J系列报文格式规定,阐述了其数据处理过程中所采用的相关技术；软件部分采用Verilog HDL语言在QuartusⅡ6.0环境下对系统各个分模块进行设计,通过时序仿真,验证了设计的正确性；通过同步整合各个分模块设计传输符号产生模块和消息字还原模块两个系统,给出设计原理图和仿真结果；硬件部分采用OrCAD软件与PADS软件相结合的方式对JTIDS基带数据处理模块进行了硬件设计,在硬件调试过程中,分析了出现的问题并给出了解决方案；最后通过工作总结,指出了工作的亮点和不足,并对后续研究进行了规划。经过测试验证了软件系统与硬件系统的正确性与可靠性,由于系统集成度高,资源占用少,且留有前置和后置接口,可方便嵌入相应系统中完成相关性能的测评,也可在该系统基础上添加JTIDS射频处理模块设计成为一个完整的JTIDS终端。