论文部分内容阅读
时间数字转换器(Time-to-Digital Converter,TDC)是一种精密时间间隔测量技术,测量精度通常为亚纳秒级,广泛应用于激光测距、卫星导航、高能物理实验以及医学成像等领域。TDC的测量精度往往与这些领域的技术水平息息相关,有些领域还需要使用多通道TDC来提高测量效率。高精度TDC可以在专用集成电路(Application Specific Integrated Circuit,ASIC)中实现,也可以在现场可编程门阵列(Field Programmable Gate Array,FPGA)中实现。ASIC-TDC的测量精度和稳定性更高,而FPGA-TDC具有开发周期短、实现成本低、设计更为灵活等优点。随着FPGA器件工艺水平的提高,FPGA-TDC与ASIC-TDC之间的性能差异正在逐步缩小,在FPGA上实现高精度TDC的设计具有重要研究意义。论文通过对TDC的一般设计方法进行分析对比,并结合Xilinx Virtex-5 FPGA芯片内部资源,选用粗细计数相结合的方式来实现高精度、多通道TDC的设计。“粗”计数功能模块由格雷码计数器实现,“细”计数功能模块由抽头延迟线实现。为了实现高精度TDC测量电路设计,本文使用Virtex-5的专用进位链逻辑单元(CARRY4)构建抽头延迟线。针对由专用进位链固有的超前进位特性引起的温度计码“冒泡”(Bubble error)现象对传统温度计码编码电路进行了改进。为了降低工艺、电压、温度以及系统非线性对测量精度的影响,采用码密度测试的方式对测量结果进行校准。同时,本文设计了一块延迟单元延迟时间变化监测电路,以避免不必要的校准来节省测量时间和电路功耗。本文设计的TDC配置了4个测量通道,为减小通道间的测量差异,在设计时使用位置约束和手动调整的方式使4个通道紧密并行排列。为验证TDC的功能正确性并对其性能进行评估,本文做了大量的实验测试和数据分析。最终测试结果表明:4个测量通道在对应位置上延迟单元的延迟时间基本相同,单个通道的平均时间间隔分辨率为14.7ps,微分非线性为5.8LSB,积分非线性为12LSB;经过校准后TDC的RMS测量精度为25.5ps,单通道的RMS测量精度为18ps。