论文部分内容阅读
物联网(Internet of Things, IoT)是目前信息网络化发展的重要趋势,被称为计算机、互联网之后世界信息产业的第三次浪潮。作为物联网发展的关键技术,射频识别技术(Radio Frequency Identification, RFID)成为了市场最为关注的技术。近年来射频识别技术的研究和开发也正突飞猛进的发展,RFID阅读器在射频识别系统中起着举足轻重的作用,它是负责读取或写入标签信息的设备。UHF(超高频)频段是RFID应用最广泛的频段,其最新的协议是EPC global C1G2,已被国际标准组织纳入ISO/IEC 18000-6C标准。目前国内外的产业界和学术界都致力于单芯片的UHF RFID阅读器系统的开发,而将数字基带模块与模拟射频模块集成的SoC单芯片的UHF RFID阅读器产品还很少。本文主要研究了可应用于单芯片UHF RFID阅读器SoC系统中的UHF RFID阅读器数字基带系统,进行了相关的电路设计、FPGA验证及ASIC设计。本文的主要研究目标和研究成果如下：1)完善了基于ISO/IEC 18000-6C标准的UHF RFID阅读器数字基带系统的电路设计,发送链路采用PIE编码方式,数据速率为40kbps,发出I/Q两路正交信号供模拟射频模块ASK调制,接收采用FM0译码方式,数据速率为80kbps,接收标签返回的经模拟射频模块ASK解调的信号；2)为实现SoC单芯片UHF RFID阅读器,在现有研究结果的基础上,提出增加串口控制器来实现阅读器数字基带与外部控制器之间的通信,可以在PC端通过UART串口通信控制RFID阅读器数字基带的工作方式,包括状态机的跳转,指定发送命令及发送数据等,使本文设计的阅读器可以适应多种不同的应用场合；标签返回的信息可以发送到PC上实时显示,且可以存储下来；3)将UHF RFID阅读器数字基带FPGA实现与阅读器射频、模拟电路搭建板级电路,与天线和标签组成测试系统,阅读器数字基带控制UHF RFID阅读器系统发出信号通过天线发送给标签,并能收到标签反射回来的信号,成功对标签进行访问；4)在对UHF RFID阅读器数字基带进行RTL设计和FPGA验证的基础上,采用CMOS 0.13μm RF数模混合工艺以及业内先进的EDA工具进行了从综合、形式验证、静态时序分析到布局布线的ASIC设计实现,PR后的网表提取寄生参数做后仿真和静态时序验证sign-off,生成符合流片需要的GSDⅡ文件,芯片面积为2*2mm2：5)在ASIC前端设计以及物理实现的过程中,引入了多种先进的低功耗设计方法,如门控时钟等,使UHF RFID数字基带功耗比之前降低了50%。本文所设计的UHF RFID数字基带可形成一款IP,应用于SoC单芯片RFID阅读器系统设计研究中,为深入研究RFID技术和物联网技术奠定了基础。本论文研究受“核心电子器件、高端通用芯片以及基础软件产品”国家重大专项中《嵌入式多模、多频收发器关键IP硬核研究》项目的资助(项目编号：2009ZX01034-002-002-001-02)。