随着电子系统数据率的不断攀升和集成电路技术的快速发展,高速系统的分析与设计越来越引起人们的重视,研究高速数字电路的信号传输和噪声抑制可有效提高应用设计的效率和质量。高速电路所表现出的各种信号完整性问题直接影响和决定了信号的传输质量和电路的整体性能,信号完整性已成为当今高速数字设计的瓶颈,并和电源完整性、电磁完整性和时序完整性紧密关联、相互影响。除了利用各种经验法则和已有的信令传输技术提高数据传输速率和信号质量之外,电源噪声抑制已成为高速电路设计中的一个重点内容。利用电磁带隙结构特有的电磁特性,通过科学合理的设计,可以充分发挥电磁带隙结构的效能,为提高高速电路的整体信号完整性和电源完整性提供条件。同时,高速连接器作为信号传输的一个常见的重要载体,良好的传输方式也可以为板级互连的高速传输提供条件。本论文根据高速电路的基本理论,围绕国家自然科学基金项目“高速SIP/PCB系统中的SSN噪声和ISI干扰分析(60672027)”和“高速高密度互连封装的电源完整性与可靠性分析(60871072)”的研究内容和目标,在前人的研究成果的基础上,较系统地分析了高速数字电路的实际应用中所表现的几种常见信号完整性问题及改进方法,研究了电容耦合连接器的均衡方法以提高信号传输速率,重点对电磁带隙结构在同步开关噪声的宽带抑制方面进行了研究,得到了一些重要结论,同时提出了一种高性能的新的电磁带隙结构。全文共六章,所做的主要工作可以归纳为以下四个部分:第一部分研究LVDS的信号传输中的信号完整性。根据LVDS的基本原理和应用,结合实际LVDS收发芯片对几种不同端接、差分线对长度和间距情况下的高速有损传输进行了仿真和分析,通过对比参数改变时由于失配产生反射从而引起的过冲和时序的变化,探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系。第二部分研究高速PCB中的串扰。结合具体芯片,对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析,通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的变化和对比,研究了高速PCB设计中串扰的产生和有效抑制方法,相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据。第三部分研究电容耦合连接器的均衡。以高速连接器中的电容耦合连接器为研究对象,分析了影响接收端脉冲幅度和时延的原因,探讨了接收端串联耦合电容均衡的不足,提出了一种使用ALTERA驱动端均衡方法来实现在增加接收端脉冲幅度的同时减少脉冲时延的方案。同时改进了均衡比例的选取方法,给出了精确的计算公式以得到合适的均衡比例,能有效地消除接收端脉冲的符号间干扰。仿真结果验证了ALTERA均衡方案能明显增加接收端脉冲幅度并消除符号间干扰,提高了信号的有效传输速率。第四部分研究电磁带隙结构的同步开关噪声抑制。为了有效抑制高速数字电路中的同步开关噪声,从频域和时域两方面对一种正六边形贴片的电磁带隙结构进行了特性分析和研究。利用等效电路理论和专业仿真工具分析和研究了贴片边长、贴片间距和过孔半径对该结构的带隙和传输特性的各自不同的影响,得到并验证了准确估算不同贴片边长带隙的上、下限频率和带宽的数学表达式。同时,提出了一种新的深度超宽带同步开关噪声抑制的S形桥接电磁带隙结构,相对于已有的电磁带隙结构,下截止频率大幅降低,带隙宽度大幅增加,并且抑制深度越深,优势越明显,总体性能得到了极大提升。研究内容为提高高速数字电路的应用设计性能提供了有用的依据,能有效提高设计效率。