LDPC码凭借其逼近香农限的译码性能、较低的译码复杂度、可并行译码的特点，在信道编译码领域越来越受关注，已成为IEEE802.16e、IEEE802.11n和DVB-S2等通信标准选用的信道编码方案。为保证通信的可靠性和有效性，针对不同的应用环境提出了多种码长、多种码率的LDPC码。设计一种低复杂度、小面积、结构灵活、可重构的LDPC码译码器是当前研究的重点。鉴此，本文通过对LDPC码译码算法和现有译码器的研究，以复杂度低、译码吞吐率高、可配置性高为目的，提出LDPC码译码器的设计方案。具体内容包括以下三方面:
　　1、QC-LDPC码高速译码器的设计:基于硬件复杂度较低的部分并行结构，提出一种高吞吐率的QC-LDPC码译码器设计方案。该方案采用收敛速度较快的基于分层译码的归一化最小和算法进行译码;并采用提前检测技术，消除冗余的迭代，实现高吞吐率;然后，根据Matlab仿真得到的实验结果，从第5次迭代结束才开始进行检测，减少无意义的检测。实验表明该译码器具有较高的译码吞吐率，最高可达1.26Gbps。
　　2、多码率QC-LDPC码译码器的设计:利用校验矩阵的相似性，提出一种新型的多码率QC-LDPC码译码器设计方案。该方案同样采用基于分层译码的归一化最小和算法和部分并行结构进行设计。该译码器以单码率的硬件资源实现多码率QC-LDPC码译码，提高了硬件利用率;采用当前层的变量节点更新和下一层的校验节点更新同步进行的方式，提高译码吞吐率;通过间接存储的方式存储校验节点传递给变量节点的外部概率信息，减少所需的存储器容量。
　　3、基于LDPC码最小和算法的Turbo码译码器的设计:利用Turbo码校验矩阵的低密度特性，提出一种新颖的Turbo码译码器设计方案。该方案采用译码复杂度较低的LDPC码MS算法和部分并行译码结构进行设计，提高了译码吞吐率。实验表明该译码器具有较高的译码吞吐率，可达44.3Mbps。
　　最后，使用ModelSimSE6.0验证了所设计的译码器的有效性。此外，QC-LDPC码高速译码器和多码率QC-LDPC码译码器均可通过配置运算单元的个数来实现其他码长的QC-LDPC码的译码，具有静态可重构的特性。