随着现代雷达、通信、对抗技术和电子侦察的飞速的发展,作为核心部件的频率合成器,我们对它的性能指标提出了越来越高的要求,低相位噪声、低杂散、高频率分辨、宽频带、低捷变时间、高频率稳定度、能程控等。这些技术要求用普通的模拟电路技术是很难达到的。频率合成技术的主要作用就是产生一系列高精度、高稳定度频率信号。小数分频频率合成器和DDS分数是近年来出现的一种新技术,它们较传统的频率合成的方式相比有分辨率高,相位噪声低的特点。但是DDS一般工作频率不会很高,如果频率合成器需要更高的频率,单独DDS很难满足。但是小数分频频率合成器确可以实现,因此研究小数分频频率合成器有很大的实际的应用价值。本文先介绍了锁相环设计的基本理论,介绍了锁相环的基本组成、原理及其性能。然后详细分析了频率合成器相位噪声产生机理及特性。对锁相环中各种器具对相位噪声的影响作出了仔细的分析,再仔细分析了频率合成器分数分频锁相环小数杂散产生机理及特性,并简单介绍了现在常见的减少分数杂散的方法。最后讲述了小数分频锁相环的设计过程,详解讲述了三阶环路滤波器的设计过程,并对锁相环的相噪、杂散和谐波的指标预算。并给出了相噪和杂散的测试结果,并对设计和调试中应注意的问题作了说明。环路滤波器是频率合成器能稳定工作的输出低相位噪声、低杂散信号的关键部件,本文给出了环路滤波器的具体计算方法,并通过试验证实了其可行性。