芯片剥离是将芯片从芯片-胶层-基膜上剥离开的一种工艺,常用于芯片的剥离转移。芯片尺寸很小,剥离对定位精度要求很高。由于膜面形变无法预测,芯片定位必然存在误差,对芯片剥离可靠性造成很大影响,严重情况下会导致立片、飞片等失效问题。芯片位置是可以结合视觉进行校正的,但是芯片分选对效率要求很高,随着性能提升,可靠性与效率之间的冲突愈加明显。在这种情况下,如何实现可靠的偏心剥离成为必然要面对的情况。本文针对芯片偏心定位情况下的剥离问题进行分析,揭示偏心对剥离的影响,并针对性提出耦合控制方法,主要内容包括:（1）通过电镜扫描实验分析芯片与蓝膜粘结界面失效形式,建立偏心下的粘结剥离模型;通过硅片与蓝膜单轴拉伸脱粘实验,确定了内聚力双线性本构模型（CZM单元）及相关参数,并计算出胶层脱粘能量释放率10.3567N/m。（2）建立了单顶针偏心条件下的粘结剥离力学模型,通过力学解析对芯片偏心剥离机理和裂纹萌发特性进行了分析,分析表明,芯片尺寸对芯片剥离失效形式有重要影响,当芯片尺寸较小,其失效形式主要表现为倾覆,随着尺寸增大,芯片损伤失效风险加剧,其失效形式表现为损伤,为提升芯片剥离可靠性指明了方向。（3）建立偏心剥离力学模型对剥离过程中芯片的抗倾覆特性进行分析,根据安全可靠性的要求,推导出耦合力与芯片偏心值之间的关系,得到既定条件下的最大偏心允许量与耦合力施加界限,由此提出剥离过程中耦合力施加的调控方法,以及偏心允许值的工程设计准则。结合CZM单元与有限元模型对芯片剥离倾覆过程进行模拟,结果表明,适当增大耦合力可有效提高芯片抗倾覆能力,但过大会产生芯片损伤,较好地印证了解析结果。开展耦合控制下的剥离实验,对芯片剥离中的抗倾覆效果进行了测试,结果表明该方法能够大幅提升芯片剥离的可靠性与分选效率。（4）建立面耦合偏心剥离力学模型,分析了偏心距、耦合力等因素对安全剥离特性的影响,给出了适当的面耦合结构形式,以及最大允许偏心值和耦合力调控范围。建立剥离系统的有限元模型对耦合剥离过程进行了模拟,结果表明,该方法利用耦合提高芯片的局部刚度,减小剥离过程中芯片的弯曲程度,这样能够大幅降低剥离过程中的芯片应力水平,且能够突破芯片尺寸限制,有效消除了偏心对剥离安全可靠性的影响。（5）设计了一种面耦合阶段化剥离机构,提出一种阶段化耦合剥离工艺,并通过数值模拟证明了新工艺的合理性;通过仿真模拟对关键参数进行设计,给出设计范围,包括耦合面尺寸设计为芯片尺寸的0.35～0.65,阶段化剥离顶升高度节点设计为总顶升高度的0.571～0.714。综上所述,本文利用粘结剥离力学模型,以及结合CZM的有限元模拟对芯片偏心剥离机理进行了分析,指明了芯片倾翻、损伤的失效形式,并针对性提出有效的耦合控制方法,实现了剥离可靠性和分选效率的双提升。