论文部分内容阅读
全球移动通信用户数量的迅猛增长,使得有限的射频频段变得越来越拥挤。为了提高现有频谱资源利用率,非恒包络调制方式和宽带传输技术得到广泛应用。然而,这些技术都会刺激功率放大器固有的非线性和记忆效应,导致系统产生带内失真和带外频谱扩展。因此,必须采用线性化技术提高功率放大器的线性度。相比于其他线性化技术,自适应基带数字预失真技术以其自适应性强、处理带宽宽、稳定性高、线性化性能好等优势,成为了国内外的研究热点。本文围绕自适应基带数字预失真系统,从提高可实现性和降低系统成本的角度出发,深入研究了数字预失真器模型的参数自适应辨识算法及其在FPGA中的实现方法,主要创新点包括：1、针对传统RLS算法复杂度高、难以在FPGA中实现的问题,在系统中引入并行RLS算法,能够有效降低算法运算量,并方便采用多核处理器并行实现,同时具有与传统RLS算法相近的辨识性能,可以精确估计数字预失真器模型参数。2、针对传统的FPGA+DSP实现系统成本高、复杂度高的问题,在FPGA嵌入式内核NiosⅡ中采用双CPU设计方法,成功实现了双核并行RLS算法,有效降低了系统的成本和复杂度。3、推导并论证了三支路并行实值LMS算法,该算法采用三条全并行的实值支路实现传统复LMS算法,可以有效降低约25%的算法运算量,减少串行操作,同时具有与传统复LMS算法相近的辨识性能,能有效估计数字预失真器模型参数。4、采用分布式算法在FPGA中实现了三支路并行实值LMS算法,该方法不需要消耗任何乘法器资源,能够降低对FPGA资源的要求,同时由于采用全查找表结构,相比于传统的乘累加实现结构,可以有效提高算法处理速度。以上工作,已经在MATLAB、Modelsim等软件环境下通过仿真实验加以验证,并被应用于实际基带数字预失真系统中。最后的系统测试结果表明：基于NiosⅡ双核实现的并行RLS算法和verilog HDL实现的三支路并行实值LMS算法的数字预失真器,都能有效补偿功率放大器的非线性特性和记忆效应。