可编程逻辑块是FPGA可以通过配置实现各种数字电路结构的核心器件。其设计的优劣直接影响着FPGA实现具体设计的性能及FPGA芯片可以承载的最大系统级晶体管数。因此,在FPGA芯片设计中,可编程逻辑块的设计是最关键的环节。本文使用130nm工艺设计了一款适用于1000万系统门FPGA的可编程逻辑块。根据从顶到底的全定制设计方法,首先利用实验法及CAD工具完成了总体结构初步设计,然后根据各模块的可配置的功能特点结合可实现电路的基本形式,完成了电路的手工搭建工作,并且利用Elmore线性模型及Logic effort方法完成速度的优化及晶体管尺寸的确定,最后根据总体结构及面积的大小进行了版图规划,并对所设计的模块进行功耗评估、仿真验证、速度性能对比等。设计完成的可编程逻辑块,独有一条快速的查找表输出路径,提高了查找表独立使用时的速度,与Xilinx VirtexII相比该路径速度提升了接近10%;另外加入了一条快速进位路径,提高了FPGA实现加法器的性能;所设计的可配置存储单元可以根据配置成为同步/异步的锁存器/D触发器,提高了存储单元的多变性,并且利用低功耗工艺,使可编程逻辑块的静态电流约降低为441.46nA,从而整体降低以此模块实现的FPGA芯片的静态功耗。所设计的可编程逻辑块可实现1000万系统门的FPGA芯片,并通过MPW流片验证该模块查找表、可编程存储器、进位链等功能的正确性。