近些年，随着安全关键系统、航天航空及工业控制等诸多领域对实时性提出了更高要求，TTE，作为一种功能强大的确定性网络，便应用而生了，它既能完全兼容传统以太网，又能很好满足高速实时的要求，如今在国外的航空航天领域已有初步应用。然而，TTE强大功能的实现需要高精度的全局同步时钟。开放标准SAEAS6802是2011年发布的可容错的时钟同步协议，它使传统以太网具备同步、无冲突、确定性的通信功能，能完全满足航天航空、医疗技术、轨道交通、汽车等领域对高速、实时、容错通信应用的高需求，是普遍认可的具有开发潜力的时钟同步技术。IEEE1588标准是另一种公认的精确时钟同步协议，通过IEEE1588实现时钟同步已经成为如今普遍采用的方法。FPGA因具有集成度高、稳定性好、设计周期短、开发工具先进、功能强大等性能在产品开发中有极广泛的应用。本文基于FPGA设计了时钟同步模块，它实现了AS6802协议中定义的同步算法，支持IEEE1588硬件底层，且根据AS6802同步原理实现了时钟频率同步。该模块具备对本地时钟进行相位同步和频率同步双重调节的功能，从而实现了可灵活精细调节的硬件同步时钟。本文所设计的AS6802+IEEE1588型时钟同步模块不仅适用于中小规模分布系统的时钟内同步和时钟外同步，而且在节点规模庞大的系统中也可以建立和保持高精度的全局同步时钟，并具有良好的移植性。最后，基于verilog HDL搭建了功能测试平台，使用Modelsim仿真工具对时钟同步模块中的AS6802同步机制进行了较全面的功能仿真，使用板级在线调试工具Chipscope对该模块的基本功能、同步建立功能和频偏补偿功能进行了验证。