数控机床状态监控是保障生产加工的前提，本课题基于ARM+FPGA架构的数据采集与处理技术，研发了一款以AM3352和EP4CE10F17C8N为处理器的32通道数据采集与处理系统。根据设计要求的技术指标在硬件平台章节进行核心数字电路设计；基于并行采集ADC芯片（AD7655）数模混合电路的原理图和PCB设计。最后进行板卡测试。软件设计以数据流向为主线，重点介绍了分时复用可配置型FIR滤波器设计和多通道实时数据传输和存储技术的实现。在FPGA内部建立主从状态机模型实现单板16通道并行数据分时占用总线的采集控制功能。滤波是信号处理中常用方法，先在MATLAB/Simulink内建立FIR数字滤波器模型并进行仿真分析。由ARM动态配置系数给FPGA，利用FPGA自带硬件乘法器实现四通道分时占用可配置型FIR滤波算法，实验得出滤波后信号质量较好。同时，在FPGA设计类乒乓操作模块，通过双端口RAM完成了多通道数据的次序缓存。ARM开辟EDMA3传输通道批量（1024个/帧）读取FPGA内部乒乓RAM缓存的AD数据。内核通过开辟可变环形缓冲区，实现AD数据写入移动硬盘内自动创建的时间戳命名、固定大小的文件。通过在Linux内核添加Xenomai补丁来调整系统的进程调度机制以提高系统实时性。在数据流向的各部分均进行了实验测试，验证了某通道的正弦波的从采集到写入文件的全过程。最后，在测试现场将本系统与已商业化的某数据采集设备进行了对比测试，结果显示本系统最终的信号质量略优于对比设备；通过统计ARM响应FPGA中断的延时时间得出4ms的中断时间满足设计要求，且可保证系统的稳定性。