在SOC(System on Chip)设计中，由于必须比普通设计使用容量更小的cache高速缓存和更为简化的存储体系层次，DRAM的访问速度将成为整个SOC系统中不可避免的瓶颈。此外，在诸如流媒体处理器之类的SOC设计中，所处理数据的特性可能导致cache命中率极其低下，这也将使得DRAM访问速度对系统性能的影响更甚。而在DRAM物理参数已固定的情况下，存储接口的设计对DRAM的性能将起到决定性的作用，从而也就影响了系统的性能。本文首先回顾了近年来SOC设计中通常采用的体系结构以及片上总线的发展趋势，同时介绍了半导体存储器的技术方向和主流产品，以此来阐明主存储器访问速度在SOC设计中的重要地位。然后根据片上总线的具体协议来分析总线传输特性对DRAM访问速度可能带来的影响，并结合DRAM存储器的访存特性来总结存储控制器所能利用的优化技术。在以上研究和分析的基础上，完成存储控制器的设计与验证。由于AMBA总线在当今SOC设计中的应用最为广泛，同时DDR SDRAM目前已成为市场主流，所以拟完成的存储控制器是基于AMBA总线并针对DDR类型的DRAM的。