随着芯片制造工艺的发展,单个晶体管的体积和功耗变得越来越小,单位芯片面积可集成的晶体管数量遵循摩尔定律提升,这导致高端芯片的整体功耗在不断上升。晶体管密度的增加使芯片上的金属布线变得越来越密集和纤细,芯片整体功耗的增大又使金属布线的电流密度越来越大,从而引发了芯片出现EM、IR-Drop等非理想效应,这些效应对芯片的可靠性构成了严重威胁,同时芯片整体功耗的上升也给芯片的热设计带来了巨大的困难,可以说功耗已经成为数字芯片设计的关键指标之一。在芯片设计的各个阶段,都需要针对芯片的功耗做优化设计,特别是在芯片的后端物理设计中,设计人员需要根据设定的功耗签核条件不断迭代设计,最终完成芯片的功耗签核,而功耗签核需要估算芯片的功耗。数字芯片功耗估算的难点在于动态功耗,因为动态功耗与芯片内标准单元门的翻转率相关。传统估算动态功耗的方法需要通过电路仿真获得标准单元门的翻转率,但是耗时的仿真过程会严重拖慢芯片的设计周期。为降低芯片的功耗估算时间,本文中提出了一种基于机器学习中回归随机森林算法的预测模型,它以组合逻辑门级电路网表的拓扑结构、时序信息、寄生参数和电路边界的翻转率等作为特征参数,可以预测出组合逻辑电路内部标准单元门的平均翻转率。该预测模型将门级电路网表抽象为有向无环图结构,电路中的标准单元被抽象为图结构中的节点,单元门之间的连线被抽象成节点间的有向边。每个标准单元门的特征参数被存储在图结构的对应节点中,每个节点收集上级节点的翻转率等特征并与自身特征聚合,构成节点的全部特征,预测模型基于节点的全部特征预测出该节点的翻转率。通过这种方式,电路边界输入信号的翻转率可以沿着图拓扑层级方向,通过该预测模型传播下去。与电路仿真方法相比,该方法可以显著提高标准单元门平均翻转率的估算速度。本研究中共使用了5350个电路样本,其中4250个用于训练模型,1100个作为测试集。在模型训练阶段,模型在验证集上R~2得分为0.8006,与真实翻转率相比预测结果的平均误差率为17.32%。在测试集电路上模型的R~2得分为0.6953,翻转率预测结果的平均误差率为25.04%。另外,本文设置了具有3个全连接层的参照神经网络模型用于模型训练时间的对比研究,相较于该神经网络模型,随机森林模型的训练时间大幅降低,仅为该参照神经网络模型训练时间的19.3%。