随着无线局域网技术(Wireless Local Area Network, WLAN)及图像视频多媒体处理技术的飞速发展，对高速ADC的需求不断增加。在众多种类的模数转换器中，流水线结构ADC能很好地兼顾速度、精度、功耗和面积的要求而倍受青眯。　　 本课题以提高模数转换器的转换速率为目标，在掌握流水线结构ADC工作原理的基础上，对高速流水线ADC的设计技术进行了研究，采用传统的1.5位/级流水线结构，详细讨论了MDAC电路等关键单元的设计。作为整个1.5位/级流水线结构的核心，MDAC的结构选取对整个流水线ADC的性能起着关键作用，论文中详细研究了MDAC的工作原理，从ADC的关键指标要求：速度、精度、功耗和面积等方面全方位对比传统的闭环MDAC和开环MDAC两种实现形式，最终，采用开环结构形式实现MDAC以保证较高的转换速率，运用增益控制环路调整外界温度、工艺以及寄生参数对放大器增益的影响。由于比较器的失调误差可以通过采用数字校正技术调整，所以低精度的Sub-ADC可以用功耗较低的动态比较器实现。基于SMIC0.18μm单层多晶六层金属CMOS工艺设计，利用Cadence Spectre仿真验证其性能。对仿真满足设计要求的电路模块进行版图设计，规划整体电路版图布局，最终给出后仿真结果。　　 本文对采样速率为200MHz，精度为8比特，电源电压为1.8V的流水线结构ADC作了电路和版图设计。芯片面积为1650μm×650μm。后仿真结果表明，静态特性DNL小于0.93LSB，INL小于1.5LSB;输入信号频率接近奈奎斯特频率100MHz、峰峰值为300mV的正弦波信号时，采集ADC的输出作FFT处理，分析其动态特性：SFDR为47dB，SNDR为44.7dB，有效位数为7.1bits，功耗为71mW。本文所设计的1.5位/级级电路可用于实现200MHz的高速流水线ADC，将多级级电路拼接，ADC精度可扩展至10bits。